数字钟设计报告..doc

PAGE \* MERGEFORMAT14 数字电子钟设计报告 目录 一.设计任务和要求··································(1) 二．设计方案的选择与论证···························(2) 三．电路设计计算与分析·····························(5) 四．总结及心得····································(15) 五．附录··········································(16) 六．参考文献······································(17) 一.设计任务和要求 1．设计目的 （1）掌握数字电子计时器的基本设计方法。 （2）学会安装与调试由分立器件与集成电路组成的多级电子电路小系统。 2．设计任务 （1）设计一个具有“时”、“分”、“秒”的十进制数字显示（“时”从00-23）的计时器； （2）用中、小规模的数字逻辑器件搭建电路； （3）具有“手动校时”和“自动校时”功能。 3、设计要求 （1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图（运用Multisim电路仿真软件）； （2）选择常用的电器元件（说明电器元件选择的过程和依据）； (3) 对电路进行局部或整体仿真分析； （4）按照规范要求，按时提交课程设计报告（打印或手写），并完成相应答辩。 二.设计方案的选择与论证 2.1数字电子钟的设计思路 时钟是生活中常见的物品，数字显示的电子表人们也非常熟悉。电子表的显示特点就是以“秒”为最基础的单位以一定的节奏和规律进行计时，另外无论是什么计时器都会有校准时间的功能。能够实现这些功能的电路，需要包括下面各部分内容。 首先需要有脉冲源，能产生稳定的时间脉冲信号，有多种方法可选，比较简单的有两种，一是用晶体振荡器产生几千赫兹的脉冲信号然后经分频器变成1Hz的秒脉冲；二是用555定时器组成多谐振荡器直接输出频率为1Hz的脉冲信号，本设计采用第二种方法。脉冲源产生的秒脉冲要输入到计数器中进行计数。时钟计时的规律为60秒为1分钟，60分为1小时，24小时为一天。小时计时有两种方法，即12小时制和24小时制，我们设计的要求是00-23时即为24小时制。要想实现以上要求的计时，就需要将计数器分别设计成两个60进制和一个24进制，各计数器输出信号通过译码器和驱动器到数字显示器，按照“时”、“分”、“秒”顺序显示出来。 计时器会有误差，就需要有校时电路来调整时间，校时电路一般分为自动校时和手动校时。自动校时可利用分频器输出的不同频率的脉冲实现自动快速的调整，手动校时可利用手动发出单次脉冲实现时间的校准。根据要求本次设计两种方法都会用到。 2.2数字电子钟的结构框图和工作原理 数字电子钟的结构框图如图2.1所示，电路分为四个部分，包括秒脉冲发生器、计数器、显示器和校准电路。 其中秒脉冲发生器是由一个555定时器和若干电阻电容组成的多谐振荡器，用来发出频率为1Hz的秒脉冲以驱动计数器计数；计数器包括一个60进制秒计数器、一个60进制分计数器和一个24进制时计数器，用来实现时、分、秒计时；显示器包括七段数字显示器和译码电路，用以显示计数器输出的信号，用Multisim软件仿真时直接用四管脚的DCD_HEX做显示器，省略译码电路；校准电路有两部分，即校准小时和校准分钟的部分，原理完全一样，由若干与非门、非门、电阻、电容组成，用按动开关的方法发出进位脉冲实现时和分的校准。 显示器显示器显示器 显示器 显示器 显示器 译码器译码器译码器 译码器 译码器 译码器 60进制计数器60进制 60进制计数器 60进制计数器 24进制计数器 秒脉冲发生器 秒脉冲发生器 校准电路2 校准电路2 校准电路1 图2.1数字钟的结构框图 下面大概介绍数字钟电路的工作原理。 接通电路后，秒脉冲发生器开始工作，多谐振荡器是一种自激振荡器，接通电源后不需要外加触发信号就能够自动产生矩形脉冲，本电路中的多谐振荡器经计算可以发出频率大约为1Hz的矩形脉冲。脉冲送入秒个位计数器后，秒个位计数器开始计数，计到第十个数时秒十位计一，秒计数器计到59后再进一位清零，同时分个位计数器计一，以此类推到23:59:59后再进一位全部清零，这样就能实现一天24小时，一小时60分钟，一分钟60秒的计时。计数器输出的信号经过译码器输入到显示器中实现时间的显示。电源刚接通时时分秒显示器显示的可能是任意数值，或者计时器会出现偏差，这时就需要校时，本电路采用了非常简单的方法，当校准电路的开关接通时，进位信号的脉冲被屏蔽，同时给需要调整的计数器一个脉冲以实现校时。校准电路1和校准电路2的原理完全一样，只是