数字电子钟电路设计..doc

安徽科技学院 PAGE PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 2 安徽科技学院 PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 1 目 录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc200863082 1.课程设计目的 PAGEREF _Toc200863082 \h 2 HYPERLINK \l _Toc200863083 2.课程设计题目和要求 PAGEREF _Toc200863083 \h 2 HYPERLINK \l _Toc200863086 3.设计内容 PAGEREF _Toc200863086 \h 3 HYPERLINK \l _Toc200863087 4.设计总结 PAGEREF _Toc200863087 \h 3 HYPERLINK \l _Toc200863092 参考书目 PAGEREF _Toc200863092 \h 4 HYPERLINK \l _Toc200863093 附录 PAGEREF _Toc200863093 \h 4 报告正文部分： (要求：正文部分一律用小四号字，宋体，1.5倍行距。一级大标题四号字靠左，加粗。二级大标题小四靠左，加粗。三级大标题小四不加粗。) 电装实习报告的内容如下： 1.课程设计目的: 随着人们生活水平的提高,对时间的关注度也随之大幅度提高,数字电子钟的存在,大大的方便了人们随时随地对之间的了解。数字电子钟现在已经广泛适用于商场、车站、广场、家居等场所,给人们的生活、工作、学习、娱乐带来极大的方便。 数字电子钟不仅能准确的给人们显示时间,方便人们对时间的合理安排,还可以提供整点报时功能,使人们在不经意间了解的时间的变化,更好的把握和安排好时间。 2.课程设计题目和要求: 课程设计题目: 数字电子钟控制电路设计; 课程设计要求: 1.设计一个数字点钟的控制电路,做到可以显示时、分、秒; 2.要求所设计的电子钟有校对功能 3.用数字电子材料实现,紧密结合本学期所学知识; 课题描述: 本次设计以数字电子为主，实现对时、分、秒数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能的数字电子钟。本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、时钟译码显示电路模块、校时模块等几部分组成。 译码器译码器 译码器 译码器 译码器 时计数器 分计数器 校对电路 秒计数器 时钟振荡器器 分频器 ( 图a ) 数字电子钟的原理方框图如图a所示。干电路系统由秒信号发生器，时、分、号，它直接决定计时系统的精度，采用多谐振荡器加分频器实现。将标准秒信号送入秒计数器，秒计数器采用60进制计数器，每累计60秒发一个分脉冲信号，该信号将作为分计数器的时钟脉冲。分计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的累计。译码显示电路将时、分、秒计数器的输出状态经过七段显示译码器译码，通过六位LED七段显示器显示出来。校时电路是用来对时、分、秒显示数字进行校对调整的。 3.设计内容: 数字钟实际上就是一个对标准频率（1HZ）进行计数的计数电路。由于起始时间不能与标准时间（如北京时间）相同，所以要加入一个校对电路，对时间进行调试。同时标准的1HZ时间信号必须做到准确稳定,以确保时钟正常运行的稳定性。 3.1 多谐振荡器电路 ( 图b ) 图b为由555定时器组成的多谢振荡器,此部分是整个系统的核心部分,他的准确性牵扯到整个时钟是否能够稳定的正常的工作。根据多谢振荡器的工作原理(其工作原理为:接通电源后,电容C被充电,当Vc上升到2Vcc/3时,使Vo为低电平,同时放点三极管T导通,此时电容C1通过R2和T放电,Vc下降。当Vc下降到Vcc/3时,Vo反转为高电平;当放电结束时,T截止,Vcc将通过R1、R2向电容器C充电;当Vc上升到2Vcc/3时,电路又反转为低电平。如此周而复始,,于是,在电路的输出端就得到一个周期性的矩形波。频率与C,R1,R2有关。), 它自己可以产生一定频率的脉冲，将其频率调制于时钟周期相同,然后经过分频器后得到需要的秒脉冲信号。 3.2 分频器电路 ( 图c ) 分频器电路由图c所示,其作用是将多谢振荡器发出的脉冲信号经过47LS4060和74LS250的分频后，将其变成规整的(1Hz)的方波信号,其信号送到读秒器中,以供读秒器进行技术。在整儿系统中,分频器充当着计数器的作用。 3.3 计数器电路 计数器电路是由74LS290采用8421BCD码制所实现,其作用是将秒的个位和十位、