第二章 80C51单片机基本结构1..pptVIP

第2章 80C51单片机的基本结构 2.1 80C51的内部结构及内部工作原理 2.2 80C51的引脚及其功能 2.3 80C51 CPU的结构和特点 2.4 80C51存储结构和地址空间 2.5 80C51并行输入∕输出端口 2.6 80C51复位电路及工作方式 2.1 80C51的内部结构 80C51单片机除包含CPU外，还包含了一些程序存储器、数据存储器、定时器/计数器、并行I/O接口、串行I/O接口、总线控制逻辑和中断控制逻辑，其结构框图如下图所示： CPU是单片机的最核心部分,它是整个单片机的控制和指挥中心,完成所有的计算和控制任务。 振荡器和时序逻辑，产生CPU工作所需要的内部时钟。 中断控制逻辑用来应付一些临时到达的突发事件。 并行I/O接口和串行I/O接口都是一些数据传输通道，方便CPU从芯片外部取得待处理的对象和将处理的结果送到芯片内部。 程序存储器用于存放单片机的程序。 数据存储器用于存放内部待处理的数据和处理后的结果。 定时器/计数器主要是完成对外部输入脉冲的计数或者根据内部的时钟及定时设置，周期性的产生定时信号。 总线控制逻辑，用于产生外部存储空间的有关读写控制信号。 内部总线内部CPU与程序存储器、数据存储器、并行I/O接口、串行I/O接口和定时器/计数器之间都是通过内部总线联系在一起。 80C51单片机的内部结构图 2.2 80C51的外部引脚及其功能 80C51单片机的外部引脚有两种封装形式，一种是44引脚的PLCC（Plastic Leaded Chip Carrier 的缩写，即带引线的塑封芯片载体），另一种是40引脚的PDIP（Plastic Dual-In-Line塑封双列直插式封装）。 前者的优点是采用表面贴SMT安装技术，体积小，抗干扰能力强。后者的优点是拆装方便，焊接容易，尤其是产品开发期便于芯片更换。 引脚功能可以分为三部分： （1）电源和晶振引脚 　电源引脚 VCC提供整个芯片的工作电源，接+5V。GND接地。 外接晶振引脚 　80C51单片机的内部时钟振荡电路如下图所示： ① XTAL1振荡电路反向放大输入端, 用于连接外接晶振的一个引脚，在采用外部时钟方式时，该引脚接地。 ② XTAL2振荡电路反向放大输出端, 用于连接外接晶振的另一个引脚，在采用外部时钟方式时，由该引脚输入外部时钟脉冲。 内部振荡方式：这种方式下在XTAL1和XTAL2两端跨接石英晶体及两个电容，如图（a）所示，这样就和内部的反向放大器构成稳定的自激振荡器。电容器Ｃ１和Ｃ２通常取30 pF左右，可稳定频率并对振荡频率有微调作用。振荡频率范围要求在1.2MHz～12MHz之间。 外部震荡方式：这种方式下，就是把外部已有的时钟信号引入单片机内直接使用，如图（b）所示。 （2）I/O端口引脚 　P0口、P1口、P2口、P3口四个8位并行I/O口，32根I/O线。 ① P0：8位、漏极开路的双向I/O口。 当使用片外存储器（ROM及RAM）时，作8位地址和8位数据分时复用。在程序校验期间，输出指令字节，验证时需加外部上拉电阻。 P0口（作为总线时）能驱动8个LSTTL负载。 ② P1：8位准双向I/O口。 在程序校验期间，用作输入低位字节地址。 P1口可以驱动4个LSTTL负载。 对于80C52，P1.0(T2),是定时器2的计数输入端；P1.1（T2EX)是定时器2的外部控制信号输入端。读两个特殊引脚的输出锁存器应由程序置1。 ③ P2：8位准双向I/O口。 当使用片外存储器（ROM及RAM）时，输出高8位地址。 在程序校验期间，接收高位字节地址。 P2口可以驱动4个LSTTL负载。 ④ P3：8位准双向I/O口，具有内部上拉电路。 P3口可以驱动4个LSTTL负载。 P3口每位的第二功能： P3.0(RXD)：串行输入端。 P3.1(TXD)：串行输出端。 P3.2(INTO)：外部中断0输入端，低电平有效。 P3.3(INT1)：外部中断1输入端，低电平有效。 P3.4(T0)：定时／计数器0外部事件计数输入端。 P3.5(T1)：定时／计数器1外部事件计数输入端。 P3.6(WR)：外部数据存储器写选通信号，低电平有效。 P3.7(RD )：外部数据存储器读选通信号，低电平有效。 P0～P3的功能及使用时的注意事项 1. 在无片外扩展存储器的系统中，这四个端口的每一位都可以作为准双向通用I／O端口使用。在具有片外扩展存储器的系统中，P2口作为高8位地址线，P0口作为双向总线，分时作为低8位地址和数据的输入／输出线。 P0口作为通用双向I／O口用时，必须外接上拉电阻。 P3口除了作通用I／O使用外，它的各位还具