第二章逻辑代数2011-yan..ppt

截止状态开关等效电路 (1) 截止状态 VBVE, VBVC iB≈ 0, iC ≈ 0, VO ≈ VCC (2) 放大状态 VBVE, VBVC iC = ?iB VI↑ VO↓ 三极管的开关特性 (3)饱和状态 VBVE, VBVC, iBiBS 特点：UBES=0.7V，UCES=0.3V/硅 -VEE Vcc 3. 真值表 A 0 1 Y 1 0 4.输出函数式 Y = A 5.逻辑符号 1 A Y 2.工作原理 注：为了保证在输入低电平时三极 管可靠截止，常将电路接成上图形式。由于接入了负电源VEE，即使输入低电平信号稍大于零，也能使三极管的基 极为负电位，使三极管可靠截止，输出为高电平。 1.电路原理图 Ua 0 3v T 截止 饱和 UY 0 三极管非门 （1）门电路的“封锁”和“打开”问题 A B C Y 当C=1时，Y=AB.1=AB 与门打开，与功能成立。 当C=0时，Y=AB.0=0 与门封锁，与门不能工作。 ≥ A B C Y 当C=1时，Y=A+B+1=1 或门封锁，或门不能工作。 当C=0时，Y=A+B+0=A+B 或门打开，或功能成立。 能“打开”或者“封锁”门电路的信号叫“控制信号”。 控制信号的输入端叫“控制端”，或“使能端”。 与门、与非门可用“0”封锁，用“1”打开； 或门、或非门可用“1”封锁，用“0”打开； 2.逻辑门电路应用的基本概念 （2）关于高低电平的概念及状态赋值 电位指绝对电压的大小；电平指一定的电压范围。 高电平和低电平：在数字电路中分别表示两段电压范围。 例：上面二极管与门电路中规定高电平为≥3V，低电平≤0.7V。 又如，TTL电路中，通常规定高电平的额定值为3V，但从2V到5V都算高电平；低电平的额定值为0.3V，但从0V到0.8V都算作低电平。 a. 关于高低电平的概念 b. 逻辑状态赋值 在数字电路中，用逻辑0和逻辑1分别表示输入、输出高电平和低电平的过程称为逻辑赋值。 经过逻辑赋值之后可以得到逻辑电路的真值表，便于进行逻辑分析。 关于正逻辑和负逻辑的概念 　　正逻辑体系：用1表示高电平，用0表示低电平。 　　负逻辑体系：用1表示低电平，用0表示高电平。 正负逻辑的规定 正负逻辑的转换 　　对于同一个门电路，可以采用正逻辑，也可以采用负逻辑。　　 本书若无特殊说明，一律采用正逻辑体制。 同一个门电路，对正、负逻辑而言，其逻辑功能是不同的。 A B F 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V 正与门相当于负或门 二极管与门电路 用正逻辑 A B F 0 0 0 0 1 0 1 0 0 1 1 1 正与门 用负逻辑 负或门 A B F 1 1 1 1 0 1 0 1 1 0 0 0 (2)任一条线一端上的小圆圈移到另一端，其逻辑关系不变。 (1)逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。 (3)一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。 3. 特殊逻辑门电路的逻辑符号和应用(1) OC/OD门 -VEE 断开集电极电路 应用： 必须外接电源和电阻 OC门输出端可以并联，实现线与功能。 原理 A B F ? VCC R F A B ? C D ? OC门：集电极开路门（TTL) OD门： 漏极开路们（CMOS） 逻辑符号 普通门输出有两种状态： 逻辑0 逻辑1 这两种状态都是低阻输出。 三态门输出有三种状态： 逻辑0 逻辑1 高阻状态 相当于输出悬空 三态门结构： 三态门是在普通门的基础上增加控制电路和控制端组成。 (2) 三态门 高有效 低有效 A B EN F A B F A B EN A B F 逻辑符号： 三态门简单应用： 总线结构，分时传送，任何时刻仅有一个EN=1,把选中的门输出传送到总线，未选中的门输出相当于和总线断开。 A1 B1 EN1 A2 B2 EN2 An Bn ENn EN1 EN2 ENn （3）CMOS缓冲器 作用：提高电路的驱动负载能力 同向缓冲器的逻辑符号及真值表： 三态缓冲器： 在普通缓冲器的基础上增加了输出使能控制 三态缓冲器逻辑符号： A B TG1 TG2 F 0 0 0 1 1 0 1 1 导通 截止 导通 截止 截止 导通 截止 导通 0 1 1 0 （4）CMOS传输门 作用：电子开关 逻辑功能： C为控制信号。C=0：输入输出间呈高阻