专用集成电路设计技术基础.pptVIP

专用集成电路设计技术基础 第三章 ASIC库设计(I) Outline ASIC设计使用库中的预定义和预制特性的单元，需要设计或者购买单元库 了解库设计的知识有利于有效使用库单元 3.1 晶体管作为电阻Transistors as Resistors 3.2 晶体管寄生电容Transistor Parasitic Capacitance 3.3 逻辑作用力 Logical Effort 3.1 晶体管电阻 CMOS逻辑延时的线性模型 理想开关 = 没有延时 ? 电阻和电容导致延时 负载电容 Cout ，寄生电容Cp ，输入电容C 将开关电阻线性化：上拉电阻Rpu，下拉电阻Rpd 测量并比较输入 v(in1)和输出 v(out1) 输入翻转点0.5，输出翻转点0.35 (下降)和 0.65 (上升) 线性估算模型：下降传输延迟, tPDf=Rpd(Cp+Cout) 3.1 晶体管电阻 3.1 晶体管电阻 CMOS反相器特点 平衡切换 非平衡切换 非线性开关电阻 开关电流 3.2 晶体管寄生电容 NAME m1 m2 MODEL CMOSN CMOSP ID 7.49E-11 -7.49E-11 VGS 0.00E+00 -3.00E+00 VDS 3.00E+00 -4.40E-08 VBS 0.00E+00 0.00E+00 VTH 4.14E-01 -8.96E