synopsys实验系列3数字电撒路仿真vcs.pptVIP

Synopsys 实验系列3_数字电路仿真_VCS ——Verilog Compile Simulator 大纲 VCS （Verilog Compile Simulator） 1、编译型的Verilog模拟器 2、支持OVI标准的Verilog HDL语言、PLI和SDF 3、具有目前行业中最高的模拟性能 4、出色的内存管理能力 5、支持千万门级的ASIC设计 VCS （Verilog Compile Simulator） Synopsys Complete SoC Verification Solution RTL级模拟仿真流程 门级模拟仿真流程 VCS Compiler generates optimized executable simulation Simulator 1）Executes user testbench 2）Reports simulation results Debugger 1）Text-based: Command Line Interface (CLI) 2） GUI-based: VirSim and DVE VCS中的帮助文档 VCS中的帮助文档 VCS仿真流程 Compile Verilog source into an executable simulat