第五章 集成逻辑门电路..pptVIP

第 5 章　集成逻辑门电路 5.1 概 述 一、门电路的作用和常用类型 二、高电平和低电平的含义 5.2　基本逻辑门电路 5.2.2 二极管、三极管及场效管的开关特性 二、三极管的开关特性 1. 二极管“与” 门电路 2. 二极管“或” 门电路 3. 晶体管“非” 门电路 5.3　TTL 集成逻辑门 二、TTL“与非”门电路 5.4　CMOS 集成逻辑门电路 5.4.1 CMOS 反相器 5.4.4 CMOS 数字集成电路应用要点 5.5 TTL 电路与 CMOS 电路的接口 5.5.1 TTL电路驱动CMOS电路 5.5.2 CMOS 电路驱动 TTL 电路 5.5.3 CMOS 门电路比之 TTL 的主要特点 5.5.4 集成逻辑门电路的选用 5.5.5 集成逻辑门电路应用举例 本章小结 C、C 为互补控制信号 由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 5.4.2 CMOS 传输门 工作原理 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。 uO uI uI uO 当 C = 0V，uI = 0 ~ VDD 时，VN、 VP 均截止，输出与输入之间呈现高 电阻，相当于开关断开。 uI 不能传输到输出端，称传输门关闭。 C C 当 C = VDD，uI = 0 ~ VDD 时，VN、 VP 中至少有一管导通，输出与输入 之间呈现低电阻，相当于开关闭合。 uO = uI，称传输门开通。 C = 1，C = 0 时，传输门开通，uO = uI； C = 0，C = 1 时，传输门关闭，信号不能传输。 PMOS C uI/uO VDD CMOS传输门电路结构 uO/uI VP C NMOS VN 传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。 TG uI/uO uO/uI C C 传输门逻辑符号 TG 即 Transmission Gate 的缩写 5.4.2 CMOS 传输门 在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。 5.4.3 CMOS 三态输出门 A EN VDD Y VP2 VP1 VN1 VN2 低电平使能的 CMOS 三态输出门 工作原理 0 0 1 导通 导通 Y=A 1 1 0 截止 截止 Z EN = 1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。 因此构成使能端低电平有效的三态门。 EN = 0 时，VP2 和 VN2 导通，呈现低电阻，不影 响 CMOS 反相器工作。 Y = A EN (一)CMOS 数字集成电路系列 CMOS4000 系列 功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz； 驱动能力差。 高速CMOS 系列(又称 HCMOS 系列) 功耗极低、抗干扰能力强；电源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。 提高速度措施：减小 MOS 管的极间电容。 由于CMOS电路 UTH ? VDD / 2，噪声容限UNL ? UNH ? VDD / 2，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。 民品 军品 VDD = 2 ~ 6 V T 表示与 TTL 兼容 VDD = 4.5 ~ 5.5 V CC54HC / 74HC 系列 CC54HC / 74HC 系列 T T 按电源电压不同分为 按工作温度不同分为 CC74 系列 CC54 系列 高速 CMOS 系列 1. 注意不同系列 CMOS 电路允许的电源电压范围不同， 一般多用 + 5 V。电源电压越高，抗干扰能力也越强。 2. 闲置输入端的处理 不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容， 使速度下降，因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平； 或门和或非门的闲置输入端可接地或低电平。 (二)CMOS 集成逻辑门使用的注意要点 主要要求： 了解 TTL 电路和 CMOS 电路的接口。 了解集成逻辑门电路的选用和应用。 了解 TTL 和 CMOS 电路的主要差异。 TTL电路