基于fpga的工业以太网中继器的设计研究-检测技术与自动化装置专业论文.docxVIP

  • 2
  • 0
  • 约5.66万字
  • 约 73页
  • 2019-01-09 发布于上海
  • 举报

基于fpga的工业以太网中继器的设计研究-检测技术与自动化装置专业论文.docx

基于fpga的工业以太网中继器的设计研究-检测技术与自动化装置专业论文

浙江大学硕士学位论文 浙江大学硕士学位论文 基于FPGA的工业以太网中继器的设计研究 摘要 工业以太网不同于传统以太网的最大特点在于网络通信的确定性和快速性。 本课题主要针对工业以太网迅速发展的情况,对EPA工业以太网的确定性通信 调度规程和传统以太网的传输标准进行了对比分析,得出了在EPA现场设备层 内,中继器级联级数不受5—4-3原则限制的结论,这意味着在满足现场流程工艺 及控制精度要求的前提下,中继器的级联级数可以进一步增加。 中继器级联级数的增加,将导致帧问距进一步缩短和数据总转发延迟的增 加.针对这种情况,本文提出了一种新型的中继器数据转发方案:利用双比特位 数据转发模式和补偿值反馈方法,对中继器的帧间距收缩量和数据转发延迟进行 控制.该方案以FPGA芯片作为算法的载体,在其内部设计了曼彻斯特译码,编 码算法、双比特位转发模式以及帧间距缩短量控制算法,并通过波形仿真对该方 案进行了验证. 文中的算法部分全部由FPGA来实现,而以太网的接口部分则由FPGA的前 端模拟电路来搭建。FPGA前端模拟电路是按照IEEE802.3标准的要求进行设计 的,文中主要选用高性能的运算放大器对信号进行调理. 本文内容涉及到整个系统的设计过程,包括方案的提出和论证、中继器接口 和硬件的设计、FPGA上中继器功能模块的设计以及最后的调试。 【关键词】:工业以太网,EPA,确定性通信,CSMA/CD,中继器,帧间距, 转发延迟,FPGA 浙江大学硕士学位论文 浙江大学硕士学位论文 基于FPGA的工业以太网中继器的设计研究 ABSTRACT Compared with the traditional Ethemet network,the most distinguished difference of industrial Emamet is its fasl-c.ert血commtmicatiom Tlli$project focuses on R&D of indus缸ialEthemet,especiallyOllthedifferenceofEPAcertaino黜aunicationandthe communication staadard ofthe traditional Etheme乜and the conclusion is that the field devices in the EPA network ale not restricted by the 5—4.3 principle,which mca/18 more series repeaters c锄bc used in the industrial Elhcfnd. More series repeaters will introduce more shrinkage of inter-frame-gap and the total delay of data transmission,aim at this problem,a ilew solution for repeaters data transmitting is proposed based 011 double-bits data transmitting model and compensation-feedback,and the delay of rcpeaters data transmission and the shrinkage of inter-fiame-gap can both be controlldL 11砖Manchester decoder/encoder, the double-bim data uansmitting and the mcalls of conlaoIIing the shrinkage of inter-丘amc-gap are all carried out in the FPGA chip.Tbis proposition is emulated by the wave emulation. While the programs are being carried out in the FPGA chip,the signal from the network is received and sent by the analog circuit around the FPGA chip.The analog circuit is designed according to the IEEE 802.3 standard using high qualit

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档