基于fpga的收发信机中频及基带设计-测试计量技术及仪器专业论文.docxVIP

独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘要 I I 摘 要 本文结合通信原理基础知识介绍了无线收发信机中频及基带的各部分实现过 程，所采用的方法具有典型性和实用性，而且不失创新性。本文采用一片 Cyclone III 系列的 FPGA 作为基带算法核心处理器，系统整体采用 QPSK 调制解调方式， 在发射机端实现了串并转换、符号映射、基带成形滤波等核心算法；在接收机端 实现了载波同步、符号同步以及帧同步等核心算法。 本文通过对比各个方案的特点，结合模块化设计的特殊要求最后选择典型的 超外差结构实现收发信机的硬件电路设计。本文选择 ADI 公司的正交变频器实现 基带信号的调制与解调，并选择通信系统专用的 TxDAC 和 RxADC 实现了基带信 号的数/模与模/数变换。此外本文介绍了本振时钟源（小数分频 PLL）的驱动程序 设计，使得中频及射频的本振频率可细调，调整步进为 50KHz。 发射机对输入串行数据首先进行加扰，然后按照 QPSK 调制方式进行了星座 映射。发射机的脉冲成形滤波器为跟升余弦滚降滤波器，在本文中采用了基于 FPGA 的 FIR 滤波器的实现结构。 接收机的重点是同步。本文通过对标准科斯塔斯环进行研究并结合硬件电路 的实际情况最后采用了反馈补偿法载波同步。此外，本文在符号同步算法的实现 上有所创新，提出了一种基于反馈环路形式的积分反馈式早迟门法。载波同步与 符号同步在实现结构上相似，都采用反馈环路的形式。试验证明本文采用的载波 同步与符号同步算法原理可行、性能良好。 本文中的 FPGA 开发采用“自顶向下”的设计思路，将复杂的功能模块划分 成功能单一的底层模块，再由 Verilog HDL 语言逐一描述。FPGA 具有极强的实时 性和并行处理能力，可以满足通信系统对处理器性能的需求。 本文的最终成果实现了中频段 140MHz 的通信，同时，通过配合射频前端模 块实现了 2.45GHz 射频段的无线通信。本文的基带部分具有 1M symbol/s 的符号率， 并具备 2M bps 的数据传输速率。为了方便测试，本文设计了完善的对外交换数据 的通信接口，该通信接口具备数据缓存功能，为将上层主机（PC、MCU）数据源 注入收发机系统提供了途径，同时也增强了系统的实用性。 关键词：无线通信，FPGA，调制解调，软件无线电 AB ABSTRACT II II ABSTRACT This paper combines knowledge of the basic communication principles to introduce the implementation process of IF and baseband in transceiver. The method used is typical and practicality, but without losing the innovation. In this paper, a Cyclone III FPGA is used as the core processor. The system as a whole uses QPSK modulation and demodulation. The transmitter achieves deserialize, symbol mapping, and baseband shaping filter algorithms. The receiver achieves carrier synchronization, symbol synchronization, frame synchronization and anyother core algorithms. Due to the modular design requirements and the characteristics of e