基于1ghz锁相环的频率合成器的设计与实现-通信与信息系统专业论文.docxVIP

万方数据 万方数据 THE DESIGN AND IMPLEMENTATION OF A FREQUENCY SYNTHESIZER BASED ON A 1-GHZ PHASE LOCKED-LOOP Master Thesis Submitted to University of Electronic Science and Technology of China Major: Communication and Information System Author: Jinyue Ji Advisor: Prof. Guangjun Li School: School of Communication and Information Engineer 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究 工作及取得的研究成果。据我所知，除了文中特别加以标注和致 谢的地方外，论文中不包含其他人已经发表或撰写过的研究成 果，也不包含为获得电子科技大学或其它教育机构的学位或证书 而使用过的材料。与我一同工作的同志对本研究所做的任何贡献 均已在论文中作了明确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位 论文的规定，有权保留并向国家有关部门或机构送交论文的复印 件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以 将学位论文的全部或部分内容编入有关数据库进行检索，可以采 用影印、缩印或扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 摘 要 摘 要 频率合成技术广泛应用在现在的各类通信器材和电子产品中。在众多频率合 成的方法中，基于锁相环的的方式间接地得到需要的频率，它可以产生出频谱干 净又稳定的频率信号，还能同时产生多个不同的频率值，且占用面积小，易于片 上集成。故现已成为频率合成的主流技术。通过锁相环技术，来自压控振荡器和 参考频率的噪声都可以得到抑制。由于越来越多的无线射频系统提出了严苛的要 求，比如越来越窄的信道步长、低相噪、更高的输出频率、以及更快的稳定时间 等等。为了满足这些要求，基于锁相环的频率合成器的设计也越来越具有挑战 性。 本文研究的第一种基于锁相环的频率合成器是用于由苹果公司开发的串行协 议 IEEE 1394b 的物理层实现中的串并转换电路。基于系统要求，锁相环选用三阶 2 型的电荷泵型的结构，输入参考频率 25MHz，在频率域推导传输函数，建立行 为级模型帮助确定环路参数以及时钟抖动的仿真测量，最终得到能在 5μs 内锁 定，并向外提供 1GHz、4 相差分时钟信号，以及 100MHz 方波时钟信号的锁相环 芯片。芯片面积（不加 pad）0.12mm2，消耗电流 22mA，测试得到的 100MHz 输 出时钟周期抖动的均方根值为 78.15ps。因为设计者经验有限，设计过程中不乏欠 缺考虑之处，故芯片性能有待改进。 为了进一步减小带内噪声，且在能够利用已有的电荷泵型锁相环环路的大部 分模块以及行为级模型的前提下，本文又研究了第二类锁相环结构——下采样型 锁相环。此电路能够在要求的时间内达到稳定并且提供准确的时钟频率，仿真显 示带内噪声要明显低于之前的电荷泵型锁相环电路。它从原理上改变了电荷泵型 锁相环带内噪声会被放大到分频比平方倍的状态。它的主要工作环路中没有分频 器，采用下采样型的鉴相器和与之配合的跨导型电荷泵，采用自偏置型的压控振 荡器，进一步减小了电源噪声的影响。它的环路参数也用类似于电荷泵型锁相环 的方法确定。 关键词：频率合成，锁相环，行为级建模，压控振荡器，下采样 I AB ABSTRACT ABSTRACT The frequency synthesis technique has been widely used in modern communication-electronic equipment. The frequency synthesis method based on phase- locked loop (PLLFS) is an indirect way among all the synthesis techniques, but it can provide a large number of stable and pure frequencies, and take so small chip area that it can be easily fully integrated onto a chip. In the past decades, a lot of development has be