基于fpga通用总线动态可重构设计-计算机系统结构专业论文.docxVIP

承诺书 本人声明所呈交的硕士学位论文是本人在导师指导下进 行的研究工作及取得的研究成果。除了文中特别加以标注和致 谢的地方外，论文中不包含其他人已经发表或撰写过的研究成 果，也不包含为获得南京航空航天大学或其他教育机构的学位 或证书而使用过的材料。 本人授权南京航空航天大学可以将学位论文的全部或部 分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后适用本承诺书） 作者签名： 日 期： 南京航空航天大学硕士学位论文 南京航空航天大学硕士学位论文 基于 基于 FPGA 的通用总线动态可重构设计 I I PAGE PAGE IV 摘 要 随着微电子技术的迅速发展，现代测试系统正在向通用系统的方向发展，因此，测试系统 必须具有通用化和可扩展性等一系列优点。总线是测试系统的重要组成部分，针对此研究热点， 本文开发了一套基于 FPGA 的通用总线动态可重构系统，实现了多种总线通信功能的实时切换。 本文首先分析了数据通信总线测试系统的国内外研究现状，根据通用化的发展方向，给出 了数据通信总线测试系统的总体设计方案，并设计上位机监控界面和相应总线的外围接口电路。 分析不同总线的通信协议，利用 FPGA 的可编程特性分别设计了 ARINC 429、RS232、RS422 和 CAN 总线等多个通信模块，并进行功能仿真和波形的具体分析。然后结合基于 EAPR 的动 态局部重构方法和基于 FPGA 的嵌入式开发流程，在 FPGA 芯片中手动规划动态局部可重构区 域，设计了一个总线通信可重构系统，从硬件处理器系统设计、应用软件设计和动态局部可重 构设计等方面详细分析了该系统的设计和实现流程。把上位机界面、FPGA 中内嵌的微处理器 和内部配置访问端口 ICAP 相结合，可以从外部的 CF 卡中实时加载不同的总线通信模块，以小 规模的硬件资源实现了大规模系统的功能。 最后在 FEM025 开发板上进行功能验证，实验结果表明，本文所设计的系统各项通信指标 满足要求，界面友好，操作简单，具有很高的实用价值。 关键词：通用总线，动态局部可重构，EAPR，嵌入式开发，内部配置访问端口 ABSTRACT With the rapid development of micro-electronics technology ， modern testing system is developing in the direction of general system.Therefore，testing system must have a series of advantages，such as general design、extension and so on.Bus is an important part of the testing system.Aiming at this research hotpot，this thesis develops a dynamically reconfigurable system of universal bus based on FPGA，which is used to switch several bus communication modules in real time. Firstly，this thesis analyses the domestic and overseas research status of testing system of data communication bus.According to the development of general direction，the overall design of testing system of data communication bus is given.Then monitoring interface on the PC is designed and interface circuits of corresponding buses are added outside.By means of analyzing communication protocol of different bus，several communication modules are designed with the programmable feature of FPGA including ARINC 429、RS232、RS422、CAN bus and so on.The function of every module is simulated a