基于axi总线的soc架构设计与分析-集成电路工程专业论文.docxVIP

上海交通大学硕士学位论文 上海交通大学硕士学位论文 万方数据 万方数据 摘 要 随芯片的集成度越来越高，传统意义上的片内系统总线 AHB、 ASB，难以满足对高性能 SoC 系统的需求，基于 AXI 总线的 SoC 架 构，越来越成为高性能 SoC 系统架构的发展方向。本设计旨在为基于 AXI 总线的 SoC 架构设计提供一套完整可参考的设计方案。 论文深入分析总结了 AXI 总线协议，并且通过与 AHB、APB 详细 地对比分析，给出了根据不同 IP 的带宽的性能要求进行总线的选择的 方法。提出了基于 AXI 总线的 SoC 系统的设计流程，给出了软硬件 的协作的流程方法，主要模块的特征和带宽的分析方法、系统应用分 析、硬件划分等。根据 AXI 总线的特点，设计几种不同架构的 AXI bus matrix ，包括有多通道、共享通道与混合通道的 AXI bus matrix，然后 总结了其特点及应用场合。对 AXI bus matrix 内部的分配器和仲裁器 进行了归纳分析，并设计了多种仲裁器，并总结了不同仲裁器的特点。 对于 SOC 系统中外围的桥，本文也逐一分析了内部架构，并提出了实 现方案。 最后，搭建了 AXI bus matrix 验证平台，可自动统计带宽、延时、 访问时间等总线性能指标，实现了对某基于 AXI 总线的 SoC 高清数 字电视芯片的验证分析。并且，该验证平台可以推广至其他 AXI bus matrix 的验证。 本设计已经应用于某高清数字电视 SoC 芯片，并实行量产。经实 际的验证，本文提出的设计流程、设计方法满足实际应用需求，可为 SoC 架构设计师从开始设计一款 SoC 芯片，提供一个可参考的依据， 值得推广与借鉴。 关键词： SoC，AXI bus matrix，带宽，延时 IV ABSTRACT With higher and higher degree of chip integration, The older generation bus — AHB bus or ASB bus is difficult to meet the system requirement of high performance SoC. So the SoC architecture based on AXI bus is becoming the development trend of high performance SoC. The thesis’s target is to provide a solution for the design of SoC architecture based on AXI bus. Firstly, AXI bus is analyzed deeply and compared with AHB bus and APB bus . the thesis solves the problem of distributing different IP to AXI、 AHB or APB. The thesis provides a complete SoC design flow based on AXI bus, including the method of bandwidth analysis, system analysis, hardware partiton and so on.This thesis focuses on describing the design and analysis of AXI bus matrix, and designs several different architecture matrix，including multiple address/data channel,share address/data channel and hybrid channel.Then the thesis analyzes internal architecture of all a kinds of AXI bus matrix, and summarizes the feature and applicaton scenario for different architecture of AXI bus matrix. The decoder and arbiter of bus matrix classified by the function，and the thesis has a design method for the arbiter and decoder. The thesis provids a complet