基于fpga的ata deviceip分析-计算机应用技术专业论文.docxVIP

4 优化及测试 54 4.1 优化 54 4.2 测试 55 4.2.1 功能测试 55 4.2.2 性能测试 59 结 论 61 攻读硕士学位期间发表的学术论文62 致 谢 63 参考文献64 PAGE PAGE 10 1 绪论 ATA 协议发展过程 在 1984 年 Western Digita（l 西部数据 ）公司生产了 ST506 控制器， 该控制器可以直接安装在驱动器中，并通过 40 芯电缆与系统总线连 接，成为世界上第一个 IDE 接口硬盘驱动器，并应用于 Compaq 的计 算机系统中。 1988 年被 ANSI（美国国家标准化组织）作为 IDE/ATA 接口标准写入 X3.221，1994 年 ANSI 的下属协会 T13 正式发表了标准 化的 ATA-1，在接下来的 20 多年里 ，T13 相继发布了 ATA/ATAPI-2 到 ATA/ATAPI-8 一系列标准协议，例如广为人知的 Ultra DMA33、 Ultra DMA66，这两种接口就分别属于 ATA-3、 ATA-4 协议。 [1] [2] 传统的机械硬盘性能是由其转速、单碟容量、缓存、传输接口及 频率来决定的。过去人们对机械硬盘性能的提升已经分别采取了提高 电机转速 、加大单碟容量 、加大缓冲容量等方式来解决硬盘性能问题， 目前机械硬盘速度已经到达了极限，已经成为计算机体系架构中最大 的速度瓶颈。随着 FLASH 芯片的容量不断增大，价格的不断的下降， 性能的不断改进与提升，由传统的机 械硬盘到固态存储硬盘（ SSD ） 的替代也成为目前存储行业发展的一个新的竞争市场，硬盘市场也将 发生本质性的变革，专家预计在未来的 10 年内 SSD 将替代机械硬盘 成为存储行业的主流。 [3] IP 核简介 随着芯片制造工艺的变化，其设计方法也发生了巨大的改变，过 去那种先写出所有模块的 RTL 级编码 ，再将这些子模块集成到一个共 同的顶层模块下，最后全部展开后再进行综合的方法，对于现在复杂 的芯片设计已经不再适用。现在复杂芯片设计中最常见的方法是可重 用设计，就是使用以前设计完成的 IP CORE（ Intellectual property 知 识产权）以及经过验证的核进行设计。可重用设计方法已经成为设计 巨大容量芯片的必选方法，因为只有使用该方法，才能使我们在芯片 设计过程中有效的控制设计费用 、缩短设计周期并提高产品质量 。[ 4 ][5 ] 在深亚微米工艺的支持下， SOC 设计已经成为可能， 并不断大量 推广使用。这种工艺现在面临着一种挑战，例如连线延迟、时钟、功 耗和几百万门电路的布局 / 布线问题，这些物理设计中的问题，会对 SOC 设计的功能实现和制造过程产生重大影响， 连线问题、 布局问题 和时序问题都是需要在功能设计中尽早考虑到的 ，这就对 IP CORE 设 计人员的要求越来越高。现在以核设计师向核集成师交付时以不同的 形式交付，把核分为以下几种形式： 子模 块（ sub block）：子模块是一个宏 核（核 、块或 IP）的一部分， 它是一个较小的或功能单一的元件。 软核 （ soft macro）：软 核（ 块 或 IP） 是一种以可综合的 RTL 代码 交付的核。 硬核（ hard macro）：硬 核（ 块 或 IP）是一种以 GDSII 文件形式进 行集成的核，它是已经经过全部设计、布局、布线的核。 固核（ firm macro）： VISA(虚拟插件接口联盟 )在软核和硬核之间 定义的一种固核 ，它所指的范围较广 ，固核可以以 RTL 或网表的形式 提交，或者是带有部分布局信息和物理设计信息的 RTL 编码。 当今， XILINX 和 ALTERA 公司提出了一种可编程片上系统的概 念，这种系统是以 FPGA 为平台，把整个系统都集成在了 FPGA 芯片 内部 ，由于其高集成度和稳定性广泛受业界青睐 ，XILINX 和 ALTERA 分别为面向自己的芯片设计许多 IP CORE，这样加速了可编程片上系 统的设计 ，这种 IP CORE 由于带有部分的布局和物理设计信息的 RTL 代码，在此把它们归类在固核的范畴。 [6] [ 7] [8] ATA Device IP 设计现状 随着 XILINX 和 ALTERA 等公司大力推动 FPGA 的市场化，以及 可编程片上系统概念的提出，围绕面向 FPGA 平台的 IP CORE 设计成 为当今的热门； FLASH 技术的发展和成熟，使得 FLASH 芯片的容量 越来越大的同时 ，价格和性能也越来越有竞争优势 ，Samsung、Sandisk、 M_systems、 Intel、 Seagate 等公司很快都投入到固态