第5章微机牵的存储器.ppt

三、EPROM芯片实例----Intel 2716 （一）Intel 2716的引脚与内部结构 2716 EPROM芯片的容量为2K×8位，采用NMOS工艺和双列直插式封装，其引脚、逻辑符号及内部结构见图5.14（a）、（b）及（c）。 （二）2716的工作方式 2716的工作方式见表5.3所示： 5.5 几种新型的半导体存储器 20世纪90年代中后期以来，计算机及其相关设备的技术得到了迅猛发展，但作为重要组件之一的内存的发展相对就比较缓慢了。一般286、386和486微机采用的是单面内存(SIMM)，总共仅有30线，这些单面内存只有32位的内存总线带宽，容量从256KB到4MB不等。但当内存的标准总线拓展到64位时，这种单面内存就必须成对地安装才能使用。换句话说，如果要安装4MB内存，就必须使用两条2MB的单面内存。 1.带高速缓存动态随机存储器：CDRAM（Cached DRAM） CDRAM是日本三菱电气公司开发的专有技术，通过在DRAM芯片上集成一定数量的高速SRAM作为高速缓冲存储器Cache和同步控制接口，来提高存储器的性能。这种芯片使用单一的＋3V电源，低压TTL输入输出电平。目前三菱公司可以提供的CDRAM为4MB和16MB版本，其片内Cache为16KB，与128位内部总线配合工作，可以实现100MHz的数据访问。流水线式存取时间为7ns。 2.Direct Rambus接口动态随机存储器：DRDRAM（Direct Rambus DRAM） 从1996年开始，Rambus公司就在Intel公司的支持下制定出新一代RDRAM标准，这就是DRDRAM。它与传统的DRAM的区别在于引脚定义会随命令而变，同一组引脚线可以被定义成地址，也可以被定义成控制线。其引脚数仅为正常DRAM的1/3。当需要扩展芯片容量时，只需要改变命令，不需要增加芯片引脚。这种芯片可以支持400MHz外频，再利用上升沿和下降沿两次传输数据，可以使数据传输率达到800MHz。同时通过把单个内存芯片的数据输出通道从8位扩展成16位，这样在100MHz时就可以使最大数据输出率达16GB/S。 3.双数据传输率同步动态随机存储器：DDR DRAM（Double Data Rate DRAM） 在同步动态读写存储器SDRAM的基础上，采用延时锁定环（Delay－1ocked Loop）技术提供数据选通信号对数据进行精确定位，在时钟脉冲的上升沿和下降沿都可传输数据（而不是第一代SDRAM仅在时钟脉冲的下降沿传输数据，“DDR”即是“双数据率”的意思），这样就在不提高时钟频率的情况下，使数据传输率提高一倍。由于DDR DRAM需要新的高速时钟同步电路和符合JEDEC标准的存储器模块，所以主板和芯片组的成本较高，一般只能用于高档服务器和工作站上。另外，最新出品的GeForce256显卡大量采用了DDR存储器，显示效果成倍提升。 5.6 磁表面存储器 微机系统除了需要存取速度快，可靠性高的内存储器外，还需要配备容量大的外存储器。外存储器主要用来存放大量当前暂时还不运行的程序和尚待处理的数据。外存储器有磁表面存储器和光盘存储器。本节简要介绍磁表面存储器中目前常用的磁盘。 一、磁表面存储信息原理 (一) 磁性材料的物理特性 在计算机中，作为存储信息的磁性材料，具有矩形磁滞回线特性，如图5.23所示。 （二）磁表面存储信息的读写原理 磁表面存储器写入和读出信息，都是由磁头来实现的，磁头的结构如图5.24所示。 1.写操作 当线圈1某瞬间通过方向由a至b的电流时，在磁头铁芯里将产生一顺时针方向的磁通，于是，磁头两端空隙处形成一个如小箭头所示的定向磁场。当载磁体在这个磁场作用下作相对运动时，在磁层表面就被磁化成相应极性的磁化单元，若假定该磁化单元的极性表示为二进制信息0，则其相反的极性就表示为1。 2.读操作 读出记录在磁表面上的信息，是通过磁头与载磁体之间的相对运动来实现的。当磁头与被磁化了的磁层表面作相对运动时，磁头铁芯中的磁力线发生变化，在磁头线圈回路中便产生感应电势。由于磁化单元中剩余磁感应的方向不同，因而磁头线圈回路中的感应电势方向也不同，从而可以读出在磁表面上的信息是1或是0。 （三）磁表面存储器的记录方式 记录方式就是磁表面存储器记录二进制信息的方式。为了提高磁表面存储器的记录密度和增强记录的可靠性，采用了多种记录方式。但目前磁表面存储器常用的记录方式是调频制FM（frequency modulation）方式和改进型调频制MFM（modified frequency modu