输入与输志出接口.pptVIP

第五章 微机与外设的数据交换 5.1 微机与外设的数据交换方式 5.2 8259 PIC（可编程中断控制器） 静态NMOS工艺，单电源＋5V，28脚DIP 与8080/8085、8086/8088兼容：边缘触发/电平触发、有/无缓冲 可编程的中断方式：全嵌套、循环优先级、特殊屏蔽、查询方式 8级优先控制，可级联（8＋1）片扩充到64级硬件中断 可分别屏蔽中断请求（IMR） 中断响应时送出用户编程的中断类型码 内部寄存器状态可读（IRR、ISR、IMR） 5.2.1 8259 PIC结构 8259的读写逻辑 读写逻辑 5.2.2 8259的编程1.ICW 1.ICW 中断向量（号）： 8085：ICW1.ADI=1 A15— A8 A7 A6 A5 A4 A3 A2 A1 A0 间隔4B ICW1.ADI=0 A15— A8 A7 A6 A5 A4 A3 A2 A1 A0 CALL A15～A0 8086： ICW2：T7 T6 T5 T4 T3 T2 T1 T0 CPU处理：000000T7 T6 T5 T4 T3 T2 T1 T000 硬中断08H 000000 0 0 0 0 1 0 0 0 00表入口：0020H 1. ICW 2.OCW 2. OCW 2. OCW 3. OCW的编程 3. OCW的编程 3. OCW的编程 5.2.3 8259的级联 5.2.3 8259的级联 2.初始化 主、从8259都要分别设置 ICW1—SNGL←0 ICW2：各自分别设置 ICW3：主片设置连从片的IRi的标记 从片设置连主片的IRi的标志代码 ICW4：主片SFUM ←1，从片SFUM ←0 BUF和M/S根据情况设置 其它各自按情况设置 3.中断过程 （1）IR0~IR7中1或几条请求有效，IRRi←1 （2）优先级判优电路根据IRR、IMR、ISR的状态选出未屏蔽的最高优先级的IRRi作为INT→CPU INTR （3）当IF＝1，在指令结束时，CPU响应中断。 5.2.3 8259的级联 （4）CPU处理中断向量号，保护现场，转入中断服务程序。 （5）中断嵌套 中断服务程序中IF＝1，允许嵌套。 优先级高的中断请求可以中断优先级低的中断服务。 主片SPUM方式下允许同一从片实行中断嵌套。 （6）中断服务 （7）中断结束 非AEOI要发EOI命令，清除ISRi位，恢复标志和断点返回主程序 在SPUM要发送两次EOI EOI→从8259，测试从8259的ISR 为全0，EOI →主8259 不为0，不向主8259发EOI 5.3 8237 DMAC 5.3.1 8237 DMAC结构 5.3.2 8237 内部寄存器和编程 5.3.2 8237 内部寄存器和编程 (4)命令寄存器（写，08H） 5.3.3 8237的工作流程和时序 DMA工作过程 DMA工作过程（续） 补充作业： D6 D2 D0 D1 D3 D4 D5 D7 0:禁止存储器到存储器之间的数据传送 1:允许存储器到存储器之间的数据传送 0:禁止保持通道0地址（当前） 1:允许保持通道0地址（当前） 0:正常时序 1:压缩时序 0:固定优先级 1:循环优先级 0:DACK低电平有效 1: DACK高电平有效 0:DREQ高电平有效 1: DREQ低电平有效 0:选择滞后写 1:选择扩展写 0：允许DMAC工作 1：禁止DMAC工作 (5)请求寄存器（写09H，写请求R单个位） D0 D1 D2 D3 D4 D5 D6 D7 不用 0 0:CH0 0 1:CH1 1 0:CH2 1 1:CH3 0:清请求位 1:置请求位 ① DMA请求可以通过DREQ硬件输入和编程软件请求→请求标志位 ② 请求位不能屏蔽，有规定的优先级 ③ M → M用写CH0的请求位启动 ④ 清请求R中相应位，RESET信号和主清命令总清请求R ⑤ 软件请求一般用于成组类的DMA传送 (6)屏蔽寄存器（写0AH、0FH、0EH） 每CH一位，置屏蔽位，禁止本CH DREQ有效请求进入请求R ①写屏蔽R单个位（写0AH） ②写屏蔽R所有位（写0FH） D0 D1