低电压功耗cmos流水线模数转换器研究与实现微电子学与固体电子学专业论文.docxVIP

摘要摘要 摘要 摘要 随着片上系统(system．on．a-chip，SoC)应用需要和半导体CMOS工艺进步， 要求模拟电路的电源电压随数字电路同步降低，同时，以通信和消费类电子为代 表的手持式设备对芯片的功耗提出了苛刻的要求。因此，低电压低功耗的模拟电 路设计越来越成为研究的热点。半导体工艺技术的进步给模拟集成电路设计带来 了机遇和挑战。一方面，随着工艺尺寸的减小，MOS管子的本征频率在不断的 增加。然而另一方面MoS管的本征增益却在不断的下降，并且低的电源电压也 给模拟电路的设计带来了挑战。作为沟通模拟域和数字域的桥梁，模数转换器 (analog-to-digital converter,ADC)成为SoC必不可少的部分。 本文主要研究在低电压条件下的高性能、低功耗的ADC，特别是流水线型 ADC技术，通过提出新的电路结构，结合合适的芯片后端物理设计等技术，完 成了四款流水线ADC设计，并完成了其中三款流水线ADC测试工作。本论文 研究创新包括： 1．提出了一种适用于sub-1V电源电压的流水线ADC结构，在保持信噪比 的情况下降低了对运放输出摆幅的要求； 2．提出了一种新的运放电路，可以消除连续级间运放共享引入的运放输入 失调误差： 3．提出了一种改进型的去除传统采样保持放大器(SHA)的电路结构，可以 进一步降低流水线ADC的功耗； 4．提出了一种MDAC闭环建立模型，并求出了闭环带宽最大值，在设计 时，可以根据所需要的闭环带宽来得出对应的运放电流，实现功耗最优。 关键词：模数转换器，流水线，低功耗，低电压，采样保持电路，运放共享， 运放输入电流共用，闭环带宽模型，欠采样。 中图分类号：TN432 AbstractAs Abstract As required by system-on-a-chip(SoC)integration and state-of-the-art CMOS technology,analog supply voltage is forced to decrease，following that of digital part． Meanwhile，handset equipments impose stringent requirement on power consumption． Therefore，low-voltage low-power analog circuits draw more and more attention．The progress of CMOS technology gives rise tO both opportunities and challenges to analog circuits．Inherent frequency of MOSFETs is increased、7I，iⅡl scaling down of the feature size．On the contrary,the inherent gain degradation and low supply voltage significantly challenge to analog circuits．As the bridge bet、^，嘲analog domain and di西tal domain,analog-to-digital conveff吧r p江C)is the indispensable part of SoC． The work focuses on the low-power low-voltage pipclincd ADC．Novel architecture is proposed．Four chips arc designed and measured．The specific contributions ofthis work include l A novel pipclinexi ADC architecture suitable for sub-lV design is proposed．The architectu他relaxes the output swing requirement of op amp in MDAC． 2 A novel op amp topology is proposed to eliminate the 0p amp input offset voltage in successive 0p amp sharing architecture．． 3 An improvement has been made to reduce power of the SHA removing pipclinc