第13章 IA-32微处理器.pptVIP

第13章 IA-32微处理器 13.1 IA-32处理器的功能结构 13.1.1 80386的功能结构 从8086到80386，处理器的功能有了质的飞跃。 体现在以下几个方面。 （1）从16位寄存器发展为32位寄存器。 （2）地址寄存器也发展为32位。可寻址的地址范围达到4GB，有了巨大的扩展。 （3）增加了保护方式。使处理器有了两种工作方式：实地址方式和保护虚地址方式。实地址方式与8086兼容；保护方式才是32位处理器能真正发挥其完整功能的工作方式。 （4）引入了多任务、任务切换的概念。 （5）引入了四级特权机制，引入了调用门、陷阱门、中断门，使程序能在不同特权之间切换。 （6）引入了存储管理单元（MMU），使采用80386的操作系统能方便地实现请页机制（每页为4KB），从而实现了虚拟存储器管理。 （7）增加了新指令（主要是保护方式的指令）。 13.1.2 80486的功能结构 为了进一步提高微处理器的执行性能，在内部结构上，对80486微处理器进行了一些改进，这些改进主要包括： （1）将80386处理器的指令译码和执行部件扩展成五级流水线，进一步增强了其并行处理能力，在五级流水线中最多可有五条指令被同时执行，每级都能在一个时钟周期内执行一条指令，80486微处理器最快能够在每个CPU时钟周期内执行一条指令。 （2）同时还增加一个8KB高速缓存，该高速缓存极大地提高了微处理器处理时的取指性能，如果对存储器进行访问的指令或操作数位于该高速缓存中，每个时钟周期内执行指令的数量将多于5个。 （3）另外，在80486中，首次将浮点处理部件X87 FPU集成到微处理器内。 （4）当然，总线接口部件也更加复杂，也增加了一些新的引脚、新的位和指令以支持更加复杂、功能强大的系统（支持外部的第二级高速缓存L2和多处理器系统）。 13.2 IA-32结构微处理器的指令系统的发展 1．奔腾MMX引入的指令 2．SSE指令 3．SSE2指令 13.3 IA-32结构微处理器的性能发展 IA-32结构提高处理速度的主要措施有： （1）改善芯片的制造工艺，提高芯片的工作频率。 （2）增加多级流水线结构，使其能在一个时钟周期中执行一条甚至多条指令。 （3）增加芯片上的Cache，除了一级Cache外，还增加了二级Cache。增加Cache的容量和Cache的速度。 （4）增加内部及外部数据通道的宽度。 13.3.1 IA-32的流水线结构简介 1．流水线与并行执行技术 2．推测执行技术 推测执行技术（或称为预测执行技术）是为了充分发挥流水线与并行执行技术和后面将要介绍的超顺序执行技术而采取的一种先进的微处理器执行技术。 3．超顺序执行技术 上述X86系列第六代微处理器中出现的超顺序执行技术是一种新型的计算机执行技术，这种技术突破传统的计算机顺序执行过程，尽计算机各部件所能，最大限度地利用计算机中各物理与逻辑资源，以最快地执行指令。 13.3.2 Cache 1．基本概念 （1）Cache命中 （2）Cache未命中 （3）Cache的一致性 2．Cache结构 （1）旁视 （2）通视 （3）写通策略 在写通策略中，微处理器将数据写至Cache，然后，继续写到主存储器。 特别需要强调的是：在Cache修改其内容时，在数据写到主存储器之前写周期并不停止。 具有这种策略的Cache结构较简单，但写通性能将有所降低。 （4）回写策略 回写策略决定了Cache是如何处理一个写周期的。 在回写策略中，Cache具有缓冲器作用，也就是说，当微处理器启动一次写周期时，Cache接收数据并终止该周期，然后，在系统总线有效时由Cache系统再将这些数据写回主存储器。 由于在Cache被修改后的稍后时间就允许处理器继续执行它的任务，所以，这种方法最大限度地提高了系统的性能。 但这也增加了Cache的复杂性和费用。 3．高速缓存Cache的一致性协议 现在的微处理器为支持Cache的一致性提供了一些相关的功能，外部环境可以动态地改变微处理器所采用的Cache策略。 数据Cache遵循MESI一致性协议，而指令Cache则是该协议的子集。 13.4 IA-32结构微处理器的执行环境 13.4.1 操作模式 保护模式 实地址模式 系统管理模式（SSM） 13.4.2 基本执行环境概要 地址空间 基本程序执行寄存器 X87 FPU寄存器 MMX寄存器