软编码和BCH编码性能.docxVIP

PAGE \* MERGEFORMAT 1 PAGE \* MERGEFORMAT 1 软编码和BCH编码 翻译：谭慧婷 4.1 介绍 在第三章，我们熟悉了RS码和BCH码的基本概念并讨论了他们的编码过程。接下来的这章的学习，并不需要我们有很深的关于RS和BCH代数编码的知识，但是在之前章节学习的基本的编码原则在这一章不会进行赘述。另外，如果很熟悉卷积码的根本概念和Viterbi编码的基本原理，这章的学习会比较轻松。因为尽管这章是对二进制BCH进行编码，仍然需要用到Viterbi算法。 正如前面章节提到的，BCH编码是由Hocquenghem以及Bose 和Chaudhuri分别于1959和1960年发现的。这些BCH编码形成了一系列的具有多检错和多纠错能力的性能卓越的循环块码。 在这个章节，我们将从4.2部分的关于BCH的介绍着手。他们的状态和网格图在4.2.2部分将会展示出来。用Viterbi算法构造出来的BCH码的网格编码将在4.3.2进行详细地阐释。用Berlekamp-Massey 算法和Viterbi 算法构造出来的不同的BCH码的仿真结果将在4.3.5给出。最后，在4.4部分，我们将把低复杂性Chase算法用在BCH码的软编码上。 4.2 BCH码 一个BCH译码器接受K比特信息并产生N个编码比特。 码字的最小汉明距离是d，而相关的BCH码是用BCH（n,k,d)表示。表4.1列出了一些广泛使用的码生成器，例如g(x)，用来生成BCH码[118].g(x)的系数是用八进制表示，这是为了当他们变为二进制时，最右边的字对应g(x)的零度系数。 4.2.1 BCH译码器 因为BCH码是循环码，所以他们的译码器可以用移位寄存电路实现。这些码可以系统地，也可以非系统地译码。而系统的BCH码性能略优于非系统的BCH码。因此，本章节我们只讨论系统的BCH码。 对于系统码而言，生成多项式，g(x)如下： g(x)=g+gx++gx+gx 生成多项式g(x)通过附加（n-k)个校验的比特到k信息比特上来生成n 字长码字。译码器采用一个有（n-k)个状态移位寄存器（如图4.1）。在简单的可信的条款中,这个码展示了他的纠错能力。因为只有特定的满足译码规则的译码序列是合法的，所以毁坏的，不合法的码字能被测试和纠正。这些校验的字是根据生成多项式强加的规则，从信息数据比特中计算出来的。 接下来的几步描述了译码的步骤： 首先的k次移位，switch 1是关闭的。这是为了使信息数据字，d(x),能够进入移位寄存器的(n-k)状态。 同时，为了能使数据比特d(x)直接复制到码字c(x), switch 2处于低位。 在k次移位之后，switch 1 打开，switch 2处于高位。 剩下的n-k 次移位通过将校验的比特加到码字c(x)来清空移位寄存器。 让我们来把BCH（7,4,3）作为一个展示译码过程的例子来研究下。 在Table 4.1中，生成多项式是： g = 13 = 1011 g(x) = x+x+1 图4.2展示了具体的译码器，它是由图4.1衍生出来的。我们可以观察到图4.1中的相乘器在4.2中都没有出现了。很显然，如果生成多项式系数是1，相乘器则由图4.2中一个直接的固线连接所取代。而如果系数是0，那么没有连接。 让我们用图4.2中的移位寄存器来编译4比特的信息数据，d=1011( d(x)=x+x+1 ) 操作步骤如下： 这个移位寄存器必须在译码开始之前清零。在第四次移位之后，switch 1 打开，switch 2转到高位。在移位寄存器中的校验的比特会被加到码字中。码字变为c=1001011 ( c(x)=1+x+x+x ). d(x)和c(x)的二进制表示如下图4.3 4.2.2 状态图和网格图 让我们来学习在4.2.1部分提到的案例大纲的图4.2。因为数据比特是一次一比特地移入寄存器，校验的比特，{r,r,r},表示寄存器的状态。相应的操作如下： 在上面的例子中，有一些需要强调的点： 编码过程总是从全零状态开始，并且以全零状态结束； 输出比特总是在一个时钟脉冲之后； 对首先的k次移位而言，输出比特和输入比特一样； 在k次移位之后，移位寄存器的校验比特会移动到输出； 状态的数量增长和2的增长一致，当n-k增长时，满足指数增长； 对于BCH（7,4,3）码，n-k等于3，而编码器的状态数为2=8.通过使用图4.2中的移位寄存器，当寄存器处于特别的状态时，我们可以找到接下来的所有状态。 图4.4展示了对于BCH（7,4,3）而言，在任何译码器状态下的可能状态转换图。从当前状态发散出来的指向