低功耗mp3解码器设计及其可测性计算机应用技术专业论文.docxVIP

  • 6
  • 0
  • 约13.53万字
  • 约 155页
  • 2019-01-30 发布于上海
  • 举报

低功耗mp3解码器设计及其可测性计算机应用技术专业论文.docx

低功耗mp3解码器设计及其可测性计算机应用技术专业论文

低功耗MP3解码器设计及其可测性分析:摘要摘要 低功耗MP3解码器设计及其可测性分析:摘要 摘要 本文叙述基于ASIC的低功耗MP3解码器设计,从算法级、结构级和电路级等层次 综合考虑,达到降低功耗的目的。在算法级,提出了用地址产生代替通常的“比特池” 缓冲区:提出了结合查表法和多项式拟合法的一种精度高、计算速度快、存储量小的逆 量化方法:并利用MP3频率线的特点,减少了逆量化、立体声处理、混叠重建以及IMDCT 等算法的运算量。在结构级,利用MP3解码各个环节之间的并行性和流水特性,设计 了左右声道的并行结构;IMDCT和矩阵训‘算之间的流水结构;Huffman解码专逆量化÷ 立体声的流水结构和粒度之间的流水结构等,使时钟频率可降低到串行结构的五分之 一。提出并实现了一种利用时钟双沿的乘法器,将乘法时间降低到60%。在电路级,使 用一种白适应触发器来代替普通的触发器,在面积仅增加2%的情况下可降低系统功耗 13%;使用锁存器来代替触发器以降低功耗。在可测I生设计方面,提出了一种新的测试 火块锁存器的测试方法,有很高的故障覆盖率,且适合做内建自测试;并针对锁存器子 模块的特点,对March算法做了一定的改进:对shadow逻辑和多时钟扫描测试做了优 化,提高了故障覆盖率,减少了测试矢量。 本文的解码器接口设计考虑了可熏用性,能较好地适应不同的片上总线系统,多时 钟的应用环境,以及小同的接口时序要求。与其它基于DSP或RISC CPU的软件解决方 案和基于ASIC的MP3解码器比较,本设计在低功耗上具有明显的优势。 关键词:低功耗,MP3解码器,ASIC,可测性设计 低功耗MP3解码器设计及其可测性分析:AbstractLow 低功耗MP3解码器设计及其可测性分析:Abstract Low Power MP3 Decoder and its Design—For-Testability Techniques Zhou Jinfeng(Computer Application Technology) Directed By Ni Guangnan InⅡlis research work.a low power MP3 decoder based on ASIC is discussed.Power consumption is optimized from algorithm level,architecture level and circuit level synthetically.At algorithm level,address generation is proposed to replace conventional bit reservoir buffer;combining look—up table methods and polynomial fits method,a new requantization algorithm,which has higher SNR,faster computation and fewer storage memory usage,is proposed;exploiting the characteristic of MP3 frequency line,algorithms for requantization,stereo processing,anti—aliasing and IMDCT are improved to reduce the computation load.At architecture level,the MP3 decoder takes the advantages of the parallel structnre for left channel and right channel,the pipelined structure for IMDCT and Matrixing process,and the pipelined stFacture for Huffman decoding,requantization and stereo process The computation time with the parallel and pipelined architecture proposed is only 1/5 of that with the corresponding serial architecture Meanwhile,a multiplier,which uses both the positive and negative clock edges,is implemented.Th

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档