基于ASIC的SATA IP设计与验证-微电子学与固体电子学专业论文.docxVIP

学攀撇狮妇 学攀撇狮妇 导臌： 魏’码 f 签字日期：细f年争月2，7日 签 字 日 期 如 肛卅办丫 月 学位论文作者毕业后去向： 工作单位： 通讯地址： 电邮晰隅乱靓 基于ASIC的SATAIP设计与验证 基于ASIC的SATAIP设计与验证 摘要 串行ATA(S触队)总线以其优越的功能将取代并行ATA(PATA)总线在数据传 输领域的地位。SATA的出现，掀起了存储领域的一次革命，加快了固态硬盘SSD(Solid State Disk)取代传统机械硬盘的速度。目前，只有国外少数行业巨头声称拥有该项技 术，国内还没有面向ASIC应用的SATA IP。因此，设计具有独立自主知识产权的SATA 口对国内IC行业发展具有重大意义。 本论文介绍了SATA2．6协议，对各层的功能以及数据传输处理方式进行了分析。 通过对ASIC开发流程的描述，给出了业界最流行的编程语言Verilog HDL的发展历 史和主要功能，以及仿真工具VCS的优点和除错工具Debussy的原理架构。 SATA设备端被划分成物理层、链路层、传输层和应用层。本文通过对SATA2．6 协议做详细的分析，给出了各层结构设计框图。特别是对链路层内部各模块进行了细 致的设计，并通过编程仿真实现了链路层内部所有模块的功能。 链路层设计采用了流水线布局方案，使传输数据在协议规定中有条理的完成了对 数据的循环冗余校验、加扰、解扰、编码、解码以及原语产生和提取等功能。链路层 主控制逻辑部分进行了空闲状态机设计、发送状态机设计、接收状态机设计、电源管 理状态机设计，并将其结合方式进行优化。应用传统的模块级验证方式，对所设计的 链路层各功能模块进行验证。最后，将各层集成进行系统级验证，在SATA总线的系 统级功能验证中，采用基于总线功能模型方式的验证口提高了验证速度，完整的测 试了链路层协议的功能，达到了支持整体SATA总线系统的目的，提升了口的可靠性。 通过验证结果表明，本设计中链路层的实现方式满足SATA协议要求，支持m核重用 技术。在固态硬盘的开发中应用本设计可以提高集成度，降低开发成本，缩短研发周 期，使产品尽快走向市场，争取更大的经济效益。 关键词。串行ATA,专用集成电路；链路层 SATA SATA IP Design and Verification Based on ASIC ABSTRACT Serial ATA(SATA)bus will replace parallel ATA(PATA)bus in data transmission field with its superior function．The appearance of SATA causes a revolution of the storage areas and accelerates SSD(Solid State Disk)to replace traditional mechanical hard disk． Currently,only a few foreign giants claim to have the technology,but the domestic don’t have the SATA IP for ASIC．Therefore，it is great significant to design a SATA IP with independent intellectual property rights for domestic IC industry development． This paper introduces也e SATA2．6 protocol and analyzes the function of each layer and treatment of data transmission．Based on the description of the ASIC development process，it is given the development history and main function of the industrys most popular programming language Verilog HDL，and the advantages of simulation tool VCS and the principle architecture of debugging tool Debussy． SATA device side is divided into physical layer,link layer,transport layer and application layer．This