第七章数字系统_综合.pptxVIP

下载本文档

2
0
约小于1千字
约 39页
2019-02-05 发布于湖北
举报
版权申诉

第七章数字系统_综合.pptx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第七章综合;本章主要内容：;综合的层次;主要了解从算法级行为描述?寄存器传输级结构描述的综合技术。;高层次综合;◆数据通路中的功能单元可以是半导体厂商提供的已经设计好的单元，也可以是下一步将要设计的假定单元。;高层次综合;高层次综合;逻辑综合;逻辑综合;逻辑综合;逻辑综合_约束条件;; 用于综合的约束可以用用户定义属性来表示。用户定义只是用于给综合工具传递约束信息，仿真时被忽略。; 2、资源的约束; 2、资源的约束; 3、时间的约束;属性：用于规定设计所进行的环境，如用属性规定对输出器件必须驱动的负载、驱动设计时器件的驱动能力和输入信号的时序等。;负载属性;驱动属性;到达时间; ; ; ; ;逻辑综合—转换;逻辑综合—布尔优化;逻辑综合—布尔优化;逻辑综合—布尔优化;逻辑综合—映射到门级;逻辑综合—映射到门级;HDL逻辑综合软件;HDL逻辑综合软件;HDL逻辑综合软件;可编程器件的综合; Actel系列的FPGA采用的是抗熔断技术。Actel FPGA中存在两种逻辑块：组合逻辑块和时序块。;library ieee; use ieee.std_logic_1164.all; entity mux is port ( a, b, c, d, e : in std_logic ; s : in std_logic_vector(4 downto 0); y : out std_logic ）; end mux; architecture version1 of mux is begin process( s, a, b, c, d, e) begin;可编程器件的综合;本章小结