基于CMOS的心电信号前端检测电路的设计-集成电路工程专业论文.docxVIP

基于CMOS的心电信号前端检测电路的设计-集成电路工程专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
分类号U 分类号 U D C 密级 公 五 多参庐夕.擎 硕士研究生学位论文 基于CMOS的心电信号前端检测电路的设计 申请人: 任丽姣 学 号: 2131383 培养单位: 电子工程学院 学科专业: 集成电路工程 研究方向: 集成电路工程 指导教师: 刘红梅副教授 完成日期: 2015年3月29日 万方数据 |JUll |JUll I PII I rJll Ill IF IIJJIIIIJJI IIJ Y2771 042 中文摘要 中文摘要 随着人们生活水平的提高,人们对自身的身体健康变得更加关注,而心脏是 人体健康的关键部位。随着半导体事业的发展,有越来越多的半导体器件,已经 融入到人类生活的产品当中,同时半导体也融入到医学领域。在现在来说,半导 体技术已经是科学进步中不可缺少的技术之一。 在本论文中,通过对心电信号特征的分析,设计了一个心电信号前端检测电 路,电路具有噪声低、功耗低、较高的共模抑制比等特点。心电信号检测电路由 两级运放结构、反馈电路、偏置电路以及补偿电路构成,并利用Cadence软件对 其进行仿真分析,最后绘制了该电路的版图及DRC、LVS验证。 该芯片采用的是UMC 0.181am CMOS工艺尺寸设计的,核心电路的面积约为 0.0099mm2,测试结果表明,在1.8V单电源供电情况下,心电信号前端检测电路 带内等效输入噪声小于5.063I.tV,在143.3Hz时的增益为47.79dB,功耗小于 46.1 8r/w,共模抑制比为90.89dB,电源抑制比为75.17dB,芯片性能基本满足心 电信号信号检测的要求。 关键词:心电信号:前端检测;反馈电路;偏置电路 万方数据 黑龙江大学硕士学位论文Abstract 黑龙江大学硕士学位论文 Abstract Nowadays as people’S living standards improve,they pay more and more intentions to their physical health,and the most important of all,is the heart.Semiconductor industry has developed greatly in the past few years,they can be easily found around US. In the present,semiconductor technology is one of indispensable technique in the scientific pmgreSS. In this paper,By analysis of the features and designing the fiont—end testing circuits for ECG signals,we design an ECG signal fiont-end testing circuits.Circuit has bw no ise,bw power consumption,higher common mode rejection ratio,etc.ECG signal detection circuit consists of two levels ofop—amp structure,feedback circuit,bias circuit and compensating circuit,and using Cadence software carries on the simulation analysis,finally draw the circuit layout and DRC,LVS verification. The chip is made by UMC 0.1 89m CMOS process,the area of the core circuits is 0.0099ramz.Testing results show that under single supply of 1.By,equivalent input noise ofthe fiont-end testing circuits is 5.0639V.In the 143.3Hz,the gain is 47.79dB. Power consumption is less than 46.18}tW,and common mode rejection ratio 90.89 dB, power supply rejection ratio 75.1 7dB.It suggests that the chip would basically mee

您可能关注的文档

文档评论(0)

131****9843 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档