基于NoC的片上系统验证和测试研究-通信与信息系统专业论文.docxVIP

万方数据 万方数据 承诺书 本人声明所呈交的博士学位论文是本人在导师指导下进行的研究 工作及取得的研究成果。除了文中特别加以标注和致谢的地方外，论文 中不包含其他人已经发表或撰写过的研究成果，也不包含为获得南京航 空航天大学或其他教育机构的学位或证书而使用过的材料。 本人授权南京航空航天大学可以将学位论文的全部或部分内容编 入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、 汇编学位论文。 （保密的学位论文在解密后适用本承诺书） 南京航空航天大学博士学位论文 摘 要 随着半导体与集成电路技术的发展，成百甚至上千的 IP 核将集成到单个芯片上，片上系统 （System on Chip，SoC）内部互连结构的吞吐量、延时、功耗、信号完整性以及时钟同步等问 题变得更加复杂。片上网络（Network on Chip，NoC）采用基于数据包的传输方式，为模块之 间的互连提供高效、可靠、灵活的通信架构，成为解决复杂 SoC 设计中全局互连与通信问题的 有效方案。片上网络 NoC 的架构特性为片上系统的验证和测试带来了挑战和机遇，迫切需要测 试和验证方法的改进和创新。论文对基于 NoC 的片上系统验证和测试中的关键技术进行研究， 重点解决了测试数据压缩编码、面向 NoC 的多测试模式的测试壳设计、面向测试优化的 NoC 映射等关键问题，并最终建立了模块化的基于 NoC 的片上系统验证测试平台。 论文首先提出了一种基于 NoC 的片上系统测试数据压缩编码——改进型游程编码 AFDR， 可用于实现 IP 核测试数据的压缩，使得整体片上系统测试时间有效地减少。运用该编码方案对 多组 ISCAS’89 标准电路的测试数据进行压缩，并和其他压缩方案进行了比较。实验结果表明， 通过同时对 0 游程和 1 游程进行处理，并对特定序列进行进一步的优化编码，提出的 AFDR 编 码压缩效果明显优于传统压缩方案，其平均压缩比优于 MFDR 编码 11.22%，优于 SVIC 编码 1.92%。论文同时还给出了 AFDR 编码优越性的理论分析和相配合的解压缩电路设计。 为解决系统芯片的高效测试问题，提出了一种改进的兼容 IEEE 1500 标准的嵌入式 IP 核的 测试壳，该测试壳模块可高效地支持基于 NoC 的片上系统单播和多播测试。此外，设计的串行 和并行测试响应比较器使得 IP 核有无故障可在测试壳内直接确认，并在单播和多播测试模式下 快速传输测试结果，极大地提高了测试的效率和灵活性。此外，论文还介绍了相关的多播数据 传输无死锁路由器的设计。以 ISCAS’89 电路作为 IP 核构建了多个 NoC，进行单播和多播测试 实验。实验结果表明，该测试壳可以有效地实现基于 NoC 的片上系统多模式测试，且所设计的 串并行测试响应比较器可明显地减少测试时间。 在设计了内嵌 IP 核测试壳的基础上，为实施基于 NoC 的片上系统并行测试，深入研究了 多核并行测试调度算法，并基于设计的并行测试结构，提出了面向测试优化的 NoC 映射方案。 首先提出一种分段式的测试优化的映射方法，在满足带宽和分组内 IP 核个数约束的条件下，使 用分组调度算法先得到并行测试时间最小的分组，然后基于现有分组和 IP 核之间的通信量约 束，运用启发式算法实现测试优化的 NoC 映射。实测数据表明，应用该方案后，测试时间平均 减少 12.67%；与随机任务映射相比，映射代价平均减少 24.5%。论文还进一步提出了一种协同 测试优化的 NoC 映射算法，基于多目标优化的遗传算法协同优化测试时间和映射开销，并通过 调整优化目标的比例，适应不同 NoC 应用需求。实测数据的比对表明，在协同优化目标均衡的 情况下，可获得更优的总体开销。 i 基于 NoC 的片上系统验证和测试研究 最后，论文给出了基于 NoC 的片上系统验证测试平台的设计，依据 VMM 验证方法学构建 片上系统验证平台，通过实例证明该平台可有效地完成基于 NoC 的片上系统功能验证，并给出 覆盖率分析报告。基于 PowerPC 和 FPGA 实现可重构的 NoC 测试平台，ITC’02 基准电路测试 优化的 NoC 映射的实测结果表明，测试平台可有效地完成结构可配置的 NoC 的硬件仿真，并 评估实际测试时间、面积等开销。验证平台的功能验证信息提供设计辅助信息，重构映射在测 试平台后，得到的硬件仿真信息可再反馈至验证平台，调整基于 NoC 的片上系统的功能结构或 测试结构设计，从而构成片上系统的软硬协同验证测试平台。 关键词：片上网络，片上系统，测试，验证，数据压缩，分组调度，并行测试 ii 南京航空航天大学博士学位论文 ABSTRACT With the development of semiconductor an