基于处理器XD120的DFX设计和实现-工程专业论文.docxVIP

Design and Implementation of DFX in the Processor XD120 A Dissertation Submitted to Xidian University in Candidacy for the Degree of Master in Integrated Circuit Engineering By Jing Gang Xi’an, P. R. China January 2013 西安电子科技大学 学位论文独创性声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切法律责任。 本人签名： 日 期： 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 导师签名： 日 期： 日 期： 摘 摘 要 摘 要 在芯片制造工艺已经达到 20nm 以下的今天，单个芯片上可以集成更大的系 统，如何保证成品芯片的质量和缩短上市时间变成了最为重要和复杂的问题。首 先在使用先进的制造工艺的同时芯片的良品率大大下降，这就要求芯片的 DFT 设 计和测试工作要有更好的质量，从而减少成本和缩短测试时间。再次随着芯片的 复杂性增加，芯片的调试工作也变的更加复杂且要花很长的时间，芯片中加入一 定的逻辑去辅助芯片设计后期的调试工作变的更为必要。 本文介绍了芯片 DFX 功能的设计和其在处理器 XD120 中的具体实现，重点 研究了 DFT（Design For Test）和 DFD（Design For Debug）技术的设计和实现。 由于 DFT 和 DFD 技术中的大部分控制系统使用了 JTAG 技术，本文先介绍了 JTAG 控制技术在项目中的具体实现。 本文中的 DFT 技术，DFD 技术和 JTAG 技术都采用了灵活的可扩展的结构。 这种结构可以很好的服务于现在复杂的 SOC 设计，可以很好的兼容第三方 IP， 同时也符合现今的芯片设计的方法和理念。 关键词：可测性设计 可调试性设计 JTAG Debug Bus 逻辑自测试 Abst Abstract Abstract With more advanced IC manufacture technology, more and more complicated system can be implemented on a single chip. It is more important to make sure that the chip has good quality and time to market is under the limitation. Because of low yield of chip and high test cost, various DFT technologies should be developed and designed in order to decrease time and cost for chip test. More and more big system on chip has increased time to debug first silicon, it is necessary to add some logic resource in the chip to help engineers debug chip. In this paper, some DFX technologies are designed and implemented in the processor XD120. Attention is focused on DFT(Design For Test) and DFD(Design For Debug) technology. Because