内进化容错模型设计和其可靠性研究.docxVIP

内进化容错模型设计和其可靠性研究 摘 要：仿照自然界的碳基生物进化过程，在FPGA 内部实现了可控的硅基进化。针对电子系统常见的SA故障, 提出了基于演化硬件技术的内进化容错模型，通过在FPGA 内部装载Microblaze CPU和构建可重配置阵列，实现了演 化硬件的片内进化。利用该模型进行了故障容错实验，检验 了其有效的故障容错能力，证明该容错方法能够有效提高数 字电路的可靠性。 关键词：FPGA；内进化；容错；可靠性分析 中图分类号：TN911?34； TP301.6文献标识码：A文 章编号：1004?373X (2013) 20?0001?03 进化硬件(Evolution Hardware, EHW)指的是仿照自 然界中以碳为基的生物进化过程，在现有的FPGA芯片基础 上实现可控的“硅基进化”。进化硬件实际上是一种特殊硬 件，它可以像生物一样具有自适应、自组织、自修复特性［1］, 从而可以根据使用环境的变化而改变自身的结构以适应其 生存环境。进化硬件除了能够生成具有新功能的电路以外， 还可用于减少故障的发生，获得容错的功能，从而提高电路 可靠性［2］。 1内进化容错模型 通过在FPGA内部构建运算进化算法的Microblaze CPU, 把决定电路结构和功能的二进制配置位串作为染色体，通过 对实际硬件的配置和测试来加速适应度评估过程。将其进化 结果直接用于可重配置电路，以便获得具备预期功能的实际 硬件。内进化设计的方式更充分地利用了可编程器件的芯片 资源和可重构特性。由于将进化硬件特有的快速进化和硬件 可重配置结构与FPGA内部算法运行和下载的内进化模式相 结合，即可获得具有实时、自适应、容错能力的理想硬件特 性［3?4］。如图1所示。 从图1可以发现在FPGA内部主要分为两个区域： Microblaze CPU［5］和可重配置阵列［6］。图中的Microblaze CPU是基于XILINX公司FPGA的微处理器IP核，和其他外设 IP核一起，可以完成可编程系统芯片(SoPC)的设计。 Microblaze是一个高度灵活可以配置的软核，可以根据设计 的需要，对Microblaze进行裁减，用最少的资源完成设计 的需要。可重配置阵列由可编程单元组成，其规模根据电路 的复杂程度和功能需求设定。其中最基本单元是可编程单元 (Programmable Element, PE),由配置寄存器、多路选择 器和基本逻辑运算单元组成。在系统工作时，Microblaze CPU通过数据控制通道配置可重配置阵列，配置完成后可重 配置阵列单独工作。 如果嵌入该模型的FPGA工作环境或功能要求发生了变 化，只需重新启动上述进化过程，针对新的设计目标和内、 外部条件重新进行搜索，便可获得新的配置位串和预期电路 功能，即实现硬件自适应。同样，如果硬件电路本身出现了 局部故障但存在预留的资源冗余，重新执行上述进化过程后 也有望避开故障区域，重新获得预期的电路功能。 2具体实现 2. 1算法流程 由于遗传算法模拟了自然选择和自然遗传过程中发生 的繁殖、杂交和突变现象。因此将遗传算法作为演化算法。 在求解问题时，问题的每个可能的解都被编码成一个染色 体”，即个体，若干个个体构成了群体。在遗传算法开始时, 随机地产生初始个体群，根据预定的目标函数对每个个体进 行评价，给出了一个适应度值。基于此适应度值，选择个体 用来复制下一代。选择操作体现了 “适者生存”原理， “好”的个体被选择用来复制，而“坏”的个体则被淘汰。 然后选择出来的个体经过交叉和变异算子进行再组合生成 新的一代。这一群新个体由于继承了上一代的一些优良性 状，因而在性能上要优于上一代，这样逐步朝着更优解的方 向进化。演化算法的基本流程如图2所示。 2.2遗传算子设计 转盘赌选择，即个体的选择概率pi等于其适应度 值在所有个体的适应度值之和中占的比例。首先先计算个体 的相对适应值记为pi,然后根据选择概率｛pi , i=l, 2,…, N｝把一个圆盘分成N份，其中第i扇形的中心角为2 npio 在进行选择时，先生成一个［0，1］内的随机数r，若 p0+pl+???+pi?l 3.2实验结论 记PEi为第一列PE损伤数为i (ipn,即动态可重构冗 余电路具有更髙的可靠性。 4结语 本文通过在FPGA内部集成Microblaze CPU和可重配置 阵列的方式，实现了基于内进化方式容错模型。针对SA故 障进行了容错实验，证明该模型具有良好的故障容错能力， 为获得具有实时、自适应、容错能力的理想硬件特性提供了 新的技术途径。建立了电路可靠性的概率分析模型，并且针 对本试验中的具体电路分析了冗余方法结合演化算法设计 电路和传统方法设计电路的出错概率，证明了前者具有更高 的可靠性。 参考文献 [1]