第二章关键字与识别字-第一节关键字与识别字（投影片.PDFVIP

單元名稱：數位系統-Verilog 語法參考 試題輸出 Honda Chen　2018-09-22 20:46 第 二 章：關鍵字與識別字－第 一 節：關鍵字與識別字 (投影片#2) 1. 哪些是 Verilog 保留字 提示：[無提示] A. input B. inout C. nand D. NAND1 解答：ABC 說明：[無說明] 2. 哪些是 Verilog 保留字 提示：[無提示] A. input B. OR01 C. nand D. NAND1 解答：AC 說明：[無說明] 3. 哪些是 Verilog 保留字 提示：[無提示] A. module B. inout123 C. end D. module01 解答：AC 說明：[無說明] 4. 哪些是 Verilog 保留字 提示：[無提示] A. module B. inout123 C. end456 D. endmodule 解答：AC 說明：[無說明] 第 二 章：關鍵字與識別字－第 一 節：關鍵字與識別字 (投影片#4) 5. 哪些可為 verilog 元件名稱、模組名稱等識別字 提示：[無提示] A. _nand B. 4nand C. nand* D. nand01 解答：AD 說明：[無說明] 6. 哪些可為 Verilog 元件名稱、模組名稱等識別字大寫寫視為 提示：[無提示] A. 相同 B. 不同 解答：B 單元名稱：數位系統-Verilog 語法參考 頁 1/7 單元名稱：數位系統-Verilog 語法參考 試題輸出 Honda Chen　2018-09-22 20:46 說明：[無說明] 第 三 章：常數－第 一 節：邏輯常數 (投影片#2) 7. Verilog 中邏輯狀態常數如果是未知數，則以 __ 表示之 提示：[無提示] 評分條件：[自動][A=a] 解答：x 說明：[無說明] 8. Verilog 中邏輯狀態常數如果是未知數，則可以以 __ 表示之 提示：[無提示] A. x B. X C. 0 D. Z 解答：AB 說明：[無說明] 9. Verilog 中邏輯狀態常數如果是浮接，則以 __ 表示之 提示：[無提示] 評分條件：[自動][A=a] 解答：z 說明：[無說明] 10. Verilog 中邏輯狀態常數如果是浮接、高阻抗，則可以以 __ 表示之 提示：[無提示] A. x B. 1 C. z D. Z 解答：CD 說明：[無說明] 第 三 章：常數－第 二 節：多進制整數常數 (投影片#2) 11. Verilog 16進制表示常以把個代號來區分表示 提示：[無提示] A. h B. o C. d D. b 解答：A 說明：[無說明] 12. Verilog 10進制表示常以把個代號來區分表示 提示：[無提示] A. h B. o C. d D. b 解答：C 說明：[無說明] 13. Verilog 2進制表示常以把個代號來區分表示 提示：[無提示] 單元名稱：數位系統-Verilog 語法參考 頁 2/7 單元名稱：數位系統-Verilog 語法參考 試題輸出 Honda Chen　2018-09-22 20:46 A. h B. o C. d D. b 解答：D 說明：[無說明] 14. Verilog 8進制表示常以把個代號來區分表示 提示：[無提示] A. h B. o C. d D. b 解答：B 說明：[無說明] 第 三 章：常數－第 二 節：多進制整數常數 (投影片#3) 15. Verilog 8表示 提示：[無提示] A. 二進制 B. 8 bits C.8的的補數 解答：AB 說明：[無說明] 16. verilog 8d32 表示 提示：[無提示] A. 8 bit 長度(二進制 8bit) B. 十進制數字 32 C. 十進制 8 位數 D. 8 進制