基于CPLD∕FPGA的VHDL语言电路优化设计.pdfVIP

杜志传，郑建立 (上海理工大学医疗器械与食品学院 上海 200093) 摘 FPGA芯片中，并提高系统的工作速度和降低系统成本。分析VHDI。语言的特点，并从设计思想、语句运用和描述方法等方 两种方法能有效减少程序占用的宏单元(MaeroCell)。 关键词：VHDL；CPLD／FPGA；电路设计；优化 中图分类号：TP930 文献标识码：A 文章编号：1004—373X(2010)03—191一03 ofCircuitsinVHDLBasedonCPLD／FPGA OptimizedDesign Du ianli Zhiehuan，ZHENGJ (Schoolof andFood of forScienceand MedicalInstrumentEngineering，UniversityShanghai Technology，Shanghai·200093．Chma) ofVHDLisfor fulluseofhardwareresources Abstract：Theoptimized making providedby design the suitforcertainscaleofCPLD／FPGA the and costs．Theadvanta— design chip，increasingsystem’sspeedreducingsystem’s ofVHDL andthecircuit is fromthe useof are designoptimized designidea，the ges languageanalysed E2 two this methodsandtheuseof PROMto thecircuit are style．Inpaper，serialdesign optimize designproposed，these methodsare tobe in the provedeffective MacroCelloccupiedby reducing program． Keywords：VHDL；CPLD／FPGA；circuitdesign；optimization 电路功能；速度优化是指设计系统满足一定的速度要求， 0 引 言 即用更多的片内资源换取更快的处理速度，常用于视频 CircuitHard— VHDL(VeryHigh Integrated Speed 信号采集系统和通信系统之中。面积优化和速度优化通 ware DescriptionLanguage)是IEEE工业标准硬件描述语 常是一对矛盾，一般情况下，速度指标是首要的，在满足 言，是随着可编程逻辑器件(PLD)的发展而发展起来