实验5移位寄存器.docVIP

本科学生实验报告 学号 114090316 姓名 李魁 学院 物电学院 专业、班级 11应电班 实验课程名称 电子设计自动化（EDA实验） 教师及职称 罗永道 副教授 开课学期 2013 至 2014 学年 下 学期 填报时间 2014 年 5 月 云南师范大学教务处编印 实验序号 5 实验名称 移位寄存器 实验时间 2014年5月 实验室 同析楼114 一．实验预习 实验目的: (1) 掌握移位寄存器的工作原理； (2) 熟悉VHDL编程语言的使用； (3) 熟悉Quartus II软件的使用。 实验原理、实验流程或装置示意图： 移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。 这里我们实现移位寄存器的VHDL表述与设计。移位寄存器是时序电路，其设计程序一定会涉及不完整条件语句的使用。这个设计是带有同步预置控制功能的8位右移移位寄存器。CLK是移位是时钟信号，DIN是8位并行预置