第05讲门电路及使用注意事项.ppt

第 5 讲 课时授课计划 课 程 内 容 Digital Logic Circuit 第5讲 门电路及使用注意事项 Anhui University of Technology 安徽工业大学计算机学院 内容：分立元件门电路 TTL集成逻辑门电路 CMOS传输门 门电路使用注意事项 目的与要求： 了解分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能。 了解TTL集成逻辑门电路的结构、工作原理和外部特性。 掌握OC门和TTL三态门的工作原理及有关的逻辑概念。 了解CMOS门的特点 。 掌握集成门电路的使用方法。 重点与难点： 重点： TTL集成逻辑门电路的外部特性。 OC门和TTL三态门的应用。 难点： TTL集成逻辑门电路的结构、工作原理和外部特性 OC门和TTL三态门的工作原理。 课堂讨论： 高阻态的含义； OC门和TTL三态门的应用。 现代教学方法与手段： 投影 PowerPoint 复习（提问）： 与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。 　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。 　　逻辑0和1： 电子电路中用高、低电平来表示。 　　逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。 　　基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。 门电路 1、二极管与门 Y=AB 2、二极管或门 Y=A+B 3. 三极管非门电路 4. 组合门电路 5. TTL与非门 了解工作原理，掌握主要外部特性和参数。 演示 1）电压传输特性 工作区：AB段（截止区） UI0.6V UO=UOH DE段（饱和区）UI1.5V UO=UOL 线性区：BC段 0.6VUI1.3V UI UO 转折区：CD段 1.3VUI1.5V UI UO 2）关门电平、开门电平和阀值电压 （1）关门电平：在保证输出为标准高电平（3V）时允许输入低电平的最大值，用UOFF表示。 UOFF约为1.0V。当UIUOFF时，与非门才关闭，输出高电平。 （2）开门电平：在保证输出为标准低电平（0.3V）时允许输入高电平的最小值，用UON表示。 UON约为1.2V。当UIUON时，与非门才开通，输出低电平。 （3）阀值电压：电压传输特性转折区中点对应的输入电压。又称为门槛电压。 3）噪声容限：把不会破坏与非门的输出逻辑状态所允许的最大干扰电压值。噪声容限越大，说明抗干扰能力越强。 低电平噪声容限VNL ：VNL = VOFF – VILmax 高电平噪声容限VNH ： VNH = VIHmin - VON 4）扇出系数 带同类门的个数。表示门电路的负载能力。对于典型电路，扇出系数≥8。 5）传输延迟时间 输出电压由高电平变为低电平的传输延迟时间称为导通传输延迟时间，记做tPHL；输出电压由低电平变为高电平的传输延迟时间称为截止传输延迟时间，记做tPLH。 定义与非门的传输延迟时间为tPLH 和tPHL 的算术平均值，记做tpd 。tpd 的典型值一般为10~20ns。 74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。 ①A=0时，T2、T5截止，T3、T4导通，Y=1。 ②A=1时，T2、T5导通，T3、T4截止，Y=0。 TTL非门 ①A、B中只要有一个为1，即高电平，如A＝1，则iB1就会经过T1集电结流入T2基极，使T2、T5饱和导通，输出为低电平，即Y＝0。 ②A＝B＝0时，iB1、iB1均分别流入T1、T1发射极，使T2、T2、T5均截止，T3、T4导通，输出为高电平，即Y＝1。 TTL或非门 ①A和B都为高电平（T2导通）、或C和D都为高电平（T‘2导通）时，T5饱和导通、T4截止，输出Y=0。 ②A和B不全为高电平、并且C和D也不全为高电平（T2和T‘2同时截止）时，T5截止、T4饱和导通，输出Y=1。 TTL与或非门 6. 集电极开路与非门（OC门） 问题的提出： 为解决一般TTL与非门不能线与而设计的。 ①A、B不全为1时，uB1=1V，T2、T3截止，F=1。 接入外接电阻R后： ②A、B全为1时，uB1=2.1V，T2、T3饱和