- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
功能设定:
单一的+3.3 V电压支持
高信噪比: 61.7dBFS在F在= 5MHz的
总功耗:
内部参考: 366mW
外部参考: 330mW
内部或外部参考
低压微分非线性: ± 0.1LSB
灵活的输入范围:1.5Vpp至2Vpp,TQFP - 64封装
应用
?通信如果处理
?通信基站
?测试设备
?医学影像
?视频数字化
?数字化防治荒漠化公约
该ADS5237是一种双,高速,高动态范围内, 10位,流水线模拟数字转换器模数转换( ADC ) 。该器件包括一个高带宽采样保持放大器,杂散性能达到和超过了奈奎斯特比率。鉴别性质的采样保持放大器和ADC电路的最小偶数阶谐波,共模噪声抑制好。
该ADS5237提供设置的全面范围的转换没有任何外部参考电路。内部参考可以停用,允许低驱动器,外部引用,用于改善跟踪在多声道系统。
ADS5237采用的数字误差校正技术,提供优良的差分线性的要求成像应用。是的ADS5237 可提供的TQFP - 64封装。
电源电压范围:AVDD
电源电压范围:VDRV
电压AVDD和VDRV:
电压适用于外部基准引脚:
模拟输入引脚( 2 ):
外壳温度:
经营自由空气的温度范围内,
铅温度:
结温:
存储温度:
条件超过上述各项绝对最大额定值可能造成永久性损坏设备。接触绝对最大的条件下长时间可能会影响器件的可靠性。
直流电压的输入引脚不应低于- 0.3V 。此外,直流电压应限于较低或者3.3V或
( AVDD + 0.3V ) 。如果输入可以高于+3.3伏,然后一个电阻大于或等于25 Ω应增加相互串联的输入引脚。此外,占空比超超越+3.3伏应加以限制。超占空比可以定义要么
作为一个百分比的时间过了24小时期间,或在整个设备寿命。峰值电压为+3.3 V和之间
3.5伏,一占空比高达10 %是可以接受的。峰值电压为3.5 V和之间的3.7伏,超占空比不应超过。
用品和参考
模拟电源电压
输出驱动器电源电压, VDRV
REFt外部参考
式
REF B-外部参考模式
REFCM =(? + B )/ 2 -外部参考模式
参考= T-B -外部参考模式
模拟输入共模范围
时钟输入和输出
ADCLK输入采样率
锁相环启用(默认)
锁相环未用
ADCLK占空比
锁相环启用(默认)
低级别的时钟输入电压
高级别电压时钟输入。
直流精度,不会遗漏代码
微分非线性微分非线性:
积分非线性积分非线性:
偏移错误( 1 ):
偏移温度系数 ( 2 :
固定衰减通道( 3 :
固定衰减匹配
增益误差/参考错误
增益误差温度系数:
电源要求( 5 ) 内部参考
功耗( 5 )
总功耗
外部参考
功耗
总功耗
VREF ?
VREF B
共计掉电
参考电压
参考顶端的VREF
底部的VREF
Vcm共模电压
Vcm输出电流
参考顶端的VREF
参考底部的VREF
外部参考常见模式
参考输入电流( 7 )
电气特性(续)
?min= - 40 ° C和Tmax= 85 ° C的典型值是= 25 ° C时,时钟频率= 65MSPS , 50 %的时钟占空比,
AVDD = 3.3V的, VDRV = 3.3伏,变压器耦合输入, - 1dBFS ,设置= 56.2k Ω ,内部电压参考,除非另有注明。
下图
差动输入电容
模拟输入共模范围
差分输入电压范围
电压过载恢复时间
输入带宽
数字数据输入
逻辑系列
V IH输入电压
V IL 低级别的输入电压
C在输入电容
数字输出
数据格式
逻辑系列
逻辑编码
低的输出电压(Icl
=50 μA)
高输出电压(IcH= 50 μA)
3态启用时间
串行接口
串行时钟输入时钟频率
转换特征
采样率
数据延迟
参数
动态特性
无杂散动态范围
HD2 2nd-order谐波失真
?HD3 3rd-order谐波失真
SNR 信号噪声比
SINAD信号噪声比和失真
串扰
双色调,三阶
IMD3
互调失真
时序特性
典型值打= 25 °
Ta 孔径延迟
孔径抖动
T1数据设置时间( 2 )
T2数据保持时间( 3 )
td数据延迟
?tDR,tDF数据上升/下降时间( 4 )
数据有效(DV)占空比
tDV ?输入时钟上升到DC边缘
( 1 )规格保证设计和表征;没有生产测试。
( 2 )测量数据成为有效的(在高级别= 2.0V和低水平= 0.8伏)的50 %点的下降沿的DV 。
( 3 )测得的50 %点的下降沿的DV数据变得无效。
( 4 )实测的20 %至80 %的逻辑电平。
(时序图:
串行接口时序:
Data latched on each rising edge of SCLK.:: 数据锁存上每个时钟的上升沿
您可能关注的文档
最近下载
- EJA压力变送器说明书.pdf VIP
- ACS800故障代码大全.pdf VIP
- 铁路分公司社会招聘公告.doc VIP
- 第5章过渡金属氧硫化物催化剂及催化作用ppt课件.ppt
- 建筑设计任务书模板.doc VIP
- 一种基于GWO-DBO算法的Web微服务组合优化方法.pdf VIP
- 数学(第七版 下册)(机械建筑类)目录.pptx VIP
- [中国地图出版社初中地理七年级复习提纲.doc VIP
- 税收实务说课稿徐桂峰.doc VIP
- ISO 10009-2024 Quality management. Guidance for quality tools and their application 质量管理. 质量工具及其应用指南.pdf
原创力文档


文档评论(0)