本科_毕业论文正稿.doc答辩.pptVIP

毕业答辩基于FPGA的语音信号的A/D和D/A 主要内容 一、开发环境的介绍 二、Verilog HDL语言的介绍 三、本设计主要研究的内容 四、系统的设计框架和模块介绍 五、系统的功能描述和演示 运行框架 、开发环境的介绍 本设计主要用到了Altera公司推出的ED2-115开发板，该开发板是以FPGA器件EP4CE115F29C7N为核心，板上USB Blaster用于编程，同时支持JTAG模式和AS模式，存储芯片包括2MB的SRAM，2片64MB的SDRAM，8MB闪存以及一个SD卡扩展插槽。有4个按钮开关，18个滑动开关，18个红色LEDs，9个绿色LEDs。50MHz晶振提供给时钟源，另有RS232收发器和9针连接线，PS/2接口等等，板上含有Flash、SRAM等存储器，标准MIC、Line-in、Line-out接口，Video-in和VGA等音频视频接口，以及各种输入输出设备，利用该开发板丰富的资源能够很方便的进行设计开发，以利于后续的功能扩展。 二、Verilog HDL语言的介绍 Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成