第三章-存储器.pptVIP

软件学院·计算机组织与结构 第3章 存储系统 第一章 计算机系统概论 （2） 第二章 运算方法和运算器（10） 第三章 内部存储器 （8） 第四章 指令系统 （4） 第五章 中央处理机 （8） 第六章 总线系统 （4） 第八章 输入输出系统 （4） 第3章 存储系统 3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 cache存储器 3.1 存储器概述 存储器作用: 是计算机系统中的记忆设备，用来存放程序和数据 。 半导体存储器（比如内存条） 磁表面存储器（比如磁盘） 3.1.2 存储器的分级 寄存器 微处理器内部的存储单元，访问速度最快 高速缓存（Cache） 完全用硬件实现主存储器的速度提高 主存储器 存放当前运行程序和数据，采用半导体存储器构成 辅助存储器 磁记录或光记录方式 磁盘或光盘形式存放可读可写或只读内容 以外设方式连接和访问 存储访问的局部性原理 分级结构解决存储器件的容量、速度和价格矛盾 存储器访问的局部性原理： 处理器访问存储器时，所访问的存储单元在一段时间内都趋向于一个较小的连续区域中 空间局部性：紧邻被访问单元的地方也将被访问 时间局部性：刚被访问的单元很快将再次被访问 程序运行过程中，绝大多数情况都能够直接从快速的存储器中获取指令和读写数据；当需要从慢速的下层存储器获取指令或数据时，每次都将一个程序段或一个较大数据块读入上层存储器，后续操作就可以直接访问快速的上层存储器 3.1.3 主存储器的技术指标 存储容量 指一个存储器中可以容纳的存储单元总数，反应存储空间的大小。 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间 存取周期 两次存储器访问所允许的最小时间间隔 存取周期略大于存取时间，单位ns 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量 单位为位/秒或字节/秒（B/S） 3.2 SRAM存储器 SRAM（静态RAM：Static RAM） 以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高 DRAM（动态RAM：Dynamic RAM） 以单个MOS管（金属-氧化物-半导体场效应管）为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢 NVRAM（非易失RAM：Non-Volatile RAM） 带有后备电池的SRAM芯片 断电后由电池维持供电 3.2.1 基本的静态存储元阵列 SRAM存储器可以随机读写；构成它的最小器件是：六管静态存储元。 N(=1/4/8/16/32)个存储元组成一个存储单元 存储器芯片的大量存储单元构成存储体 存储容量： 存储单元数×每个存储单元的数据位数 ＝2M×N＝芯片的存储容量 M＝芯片地址线的个数 N＝数据线的个数 6管静态MOS存储元 由两个MOS反相器交叉耦合而成的双稳态触发器。 单译码方式——只有一个地址译码器 双译码方式——两个地址译码器 双译码方式——适用于大容量存储器 3.2.2 基本的SRAM逻辑结构 目前的SRAM芯都采用双译码方式 SRAM芯片引脚: RAM存储器芯片有多种型号，其地址线的引脚数与存储芯片的单元数有关，数据线的引脚数与存储芯片的字长有关。另外，每一芯片的外部引脚必须有:片选信号CS、读／写信号OE/WE、电源线VCC、地线GND等。所有引脚。 逻辑结构方框图 3.2.3 读/写周期波形图 CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要对存储器发出读操作或写操作的控制信号，最后在数据总线上进行信息交流。 计算机是一个有严格时序控制要求的机器。与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。 　注意: 读出时间与读周期是两个不同的概念。 读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历的时间。 ?读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。 ???????????显然总有：读周期 ≥ 读出时间 3.3 DRAM 动态DRAM存储元使用单管动态存储电路 DRAM利用栅极电容上的电荷的状态来存储数据。其集成度高，但时间长了栅极电容上的电荷会泄漏，必须外加电路给存储元充电，这就是所谓的刷新。 DRAM芯片的逻辑结构图3.7 DRAM与SRAM的比较 3.3.4 主存储器容量的扩充 主存储器：常由RAM(用来供用户随机读写、存放各种信息)和ROM (用来存放操作系统的核心程序)构成，并且都是由它们构成的不同容量芯片组成。其