原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机组成原理（2012级）
计算机组成原理课程组
（刘旭东、肖利民、牛建伟、栾钟治）
前两讲简要回顾
逻辑门电路：数字电路中的基本逻辑单元电路
由晶体管和MOS管（晶体二极管、晶体三极管、NMOS、PMOS）
构建门电路（与、或、非、与非、或非等）
布尔代数：分析与设计数字系统的重要理论工具
逻辑代数基本概念
逻辑常量/变量，典型逻辑运算
逻辑代数的运算法则
公理、定律、定理、基本公式及其推论
逻辑函数的表达式
标准表达式：最小项表达式、最大项表达式
标准表达式可由真值表直接得出
逻辑函数的简化法
利用对偶规则，可将“或与” 表达式转化成“与或”表达式来化简
常用简化法：合并乘积项法互补律、吸收项法吸收律/包含律
和配项法互补律
2
第二部分：组合逻辑
一． 逻辑门电路
二． 布尔代数
三．Verilog HDL介绍
1. Verilog HDL概述
2. Verilog HDL 的词法
3. Verilog HDL常用语句
4. 不同抽象级别的Verilog HDL模型
四． 基本组合逻辑部件设计
1. 运算单元电路
2. 编码器/译码器
3. 多路选择器
3
3.1 Verilog HDL概述 —— 硬件描述语言
硬件描述语言 (Hardware Description Language) 是一种用形式化方法
（即文本形式）来描述和设计数字电路和数字系统的高级模块化语言。
它是设计人员和EDA工具之间的一个桥梁，主要用于编写设计文件，在
EDA工具中建立电路模型；也用来编写测试文件进行仿真。
EDA工具
用HDL描 综合、仿真 目标文件 编程下载
述设计
HDL发展至今已有近三十年的历史，到20世纪80年代，已出现了数十种
硬件描述语言。80年代后期， HDL向着标准化、集成化的方向发展，
最终VHDL 、Verilog HDL先后成为IEEE标准。
VHDL ：VHSIC Hardware Description Language （VHSIC——
Very High Speed Integrated Circuits ），甚高速集成电路的硬件
描述语言，来源于美国军方，1987年成为IEEE标准。目前标准化
程度最高的一种硬件描述语言。
Verilog HDL ：Verilog Hardware Description Language ，则是
目前应用最广泛的一种硬件描述语言。
4
3.1 Verilog HDL概述 —— Verilog HDL的功能和特点
Verilog HDL可用于数字电路的建模、仿真验证、时序分析、逻辑综合
Verilog HDL抽象级别：系统级，算法级，RTL级，门级，开关级
Verilog HDL具有行为描述和结构描述功能。
行为描述包括：
文档评论（0）