多核网络处理器片上总线的设计与验证.pdfVIP

摘要 摘 要 为了满足现代网络处理器的性能需求，本文为新一代西电网络处理器 （Xidian NetworkProcessor,XDNP）设计了一组高带宽，并行性好的片上总线，并根据数据 信息传输特点，采用了不同的总线结构，实现了性能和资源的良好折中。 在设计实现阶段，将XDNP片上总线的结构分为了命令总线部分和数据总线 部分。命令总线部分根据目标单元的类型采用了多层总线和共享总线相结合的结 构，数据总线部分则根据数据传输量的特点分为了SRAM数据总线和DRAM数据 总线，其中SRAMPUSH 数据总线、SRAMPULL数据总线、DRAMPULL数据 总线采用了交叉开关的总线结构，DRAMPUSH数据总线则采用了多层总线和共 享总线相结合的总线结构。XDNP片上总线上的仲裁器以固定优先级算法和轮转 优先级算法为基础根据通信特点采用不同的仲裁策略，有效地保证了请求的优先 性和公平性，FIFO缓存则保证了系统的并行性。 在设计验证阶段，以VMM验证方法学为指导，为XDNP片上总线搭建了测 试平台，分别统计了功能覆盖率、断言覆盖率、代码覆盖率并验证了数据的完整 性，从而全面证明了设计