原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《数字电子技术基础》第五版 共产党员在政府工作中，应该是十分廉洁、不用私人、多做工作、少取报酬的模范。共产党员在民众运动中，应该是民众的朋友，而不是民众的上司，是诲人不倦的教师 《数字电子技术基础》（第五版）教学课件 清华大学 阎石 王红 联系地址：清华大学 自动化系 邮政编码：100084 电子信箱：wang_hong@tsinghua.edu.cn 联系电话：(010第八章 可编程逻辑器件 第八章 可编程逻辑器件 （PLD, Programmable Logic Device） 8.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的 数字 系统 二、PLD的发展和分类 PROM是最早的PLD PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD 三、LSI中用的逻辑图符号 8.2 现场可编程逻辑阵列 FPLA 组合电路和时序电路结构的通用形式 A0~An-1 W0 W(2n-1) D0 Dm 8.2 FPLA 组合电路和时序电路结构的通用形式 8.3 PAL（Programmable Array Logic） 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为： 二、编程单元 出厂时， 所有的交叉点均有熔丝 8.3.2 PAL的输出电路结构和反馈形式 一. 专用输出结构 用途：产生组合逻辑电路 二. 可编程输入/输出结构 用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用 三. 寄存器输出结构 用途：产生时序逻辑电路 四. 异或输出结构 时序逻辑电路 还可便于对“与-或”输出求反 五. 运算反馈结构 时序逻辑电路 可产生A、B的十六种算术、逻辑运算 8.3.3 PAL的应用举例 8.4 通用逻辑阵列 GAL 8.4.1 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC 编程单元 采用E2CMOS 可改写 GAL16V8 8.4.2 OLMC 数据选择器 8.4.3 GAL的输入和输出特性 GAL是一种较为理想的高输入阻抗器件 GAL输出缓冲级 8.5 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于 “与-或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高 8.7 现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM * * * * 《数字电子技术基础》第五版 共产党员在政府工作中，应该是十分廉洁、不用私人、多做工作、少取报酬的模范。共产党员在民众运动中，应该是民众的朋友，而不是民众的上司，是诲人不倦的教师
文档评论（0）