《电工电子技术》幻灯片.pptVIP

第14章 组合逻辑电路 ;本章学习要点;14.1 组合逻辑电路的分析与设计 ; 所谓组合逻辑电路的分析，是对给定组合逻辑电路进行逻辑分析，求出其相应的输入、输出逻辑关系表达式，确定其逻辑功能。 通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式，最终得到表示输出与输入关系的逻辑函数式；然后使用公式化简法或卡诺图化简法将得到的函数式化简或变换，从而写出最简与或表达式；如要分析电路的逻辑功能，就要将函数式转换为真值表，再根据真值表分析电路的逻辑功能。下面结合例题进行具体分析。; 【例14-1】分析如图14-1所示组合逻辑电路的逻辑功能。; （2）化简与变换逻辑函数，写出最简与或表达式。 ; （4）分析逻辑功能 ;14.1.2 组合逻辑电路的分析方法; 【例14-2】设计一个三人表决电路，表决结果按“少数服从多数”的原则??定。; （3）由真值表写出逻辑表达式。 ; （4）化简逻辑函数。画该逻辑函数的卡诺图，并合并最小项，如左图所示，得最简与或表达式：Y=AB+BC+AC。;14.2 常用组合逻辑器件 ;1．二进制编码器 ;;用门电路实现逻辑功能，如下图所示。 ;2．优先编码器 ; I0～I7为编码输入端，低电平有效。A0～A2为编码输出端，也为低电平有效，即反码输出。其他功能端子的功能如下： ; 74LS148的逻辑图如下图所示。 ;14.2.2 译码器; 把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路，叫做二进制译码器。二进制译码器的逻辑特点是，若输入为n个，则输出信号为2n个，对应每一个输入组合，只有1个输出为1，其余全为0。下面以2线―4线译码器和译码器芯片74LS138为例说明二进制译码器的工作原理和电路结构。;（1） 2线―4线译码器; 2线―4线译码器的功能如下表所示。;（2）译码器芯片74LS138;由译码器的逻辑图可写出各输入端的逻辑表达式：; 74LS138译码器的真值表如下表。; 由真值表可以看出，当三个控制端G1=1且G2A=G2B=0时，芯片才会译码，反码输出，相应输出端低电平有效。这三个控制端只要有一个无效，芯片禁止译码，输出全为1。; 【例14-3】某组合逻辑电路的真值表如下表所示，试用译码器和门电路设计该逻辑电路。; 【解】（1）写出各输出的最小项表达式，再转换成与非―与非形式。; （2）选用3线―8线译码器74LS138。设A=A2、B=A1、C=A0。将L、F、G的逻辑表达式与74LS138的输出表达式相比较，得; 用一片74LS138加三个与非门就可实现该组合逻辑电路，逻辑图如下图所示。可见，用译码器实现多输出逻辑函数时，优点更明显。;2．显示译码器;（1） LED数码管;; LED数码管按内部连接方式可分为共阴极和共阳极两种类型，共阴极和共阳极两种类型的数码管的内部连接方式分别如下图所示。;（2） 七段显示译码器;下表为74LS47译码器的逻辑功能表。; 74LS47的译码驱动电路如下图所示。; 二进制代码从输入端A0、A1、A2、A3输入后，经74LS47译码产生7个低电平输出，经限流电阻分别接至显示器对应的a～g七段，当这7段有一个或几个为低电平时，该低电平对应的段亮。DP为小数点控制端，低电平时亮。LT为试灯输入端，可以检测显示器七个发光段的好坏。RBI为消隐输入端，用来控制发光显示器的亮度或禁止译码器输出。BI/RBO为消隐输入或消隐输出端，可以实现多位数显示时的“无效0消隐”功能（在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”），在试灯时BI/RBO应为高电平。;14.2.3 加法器 ;可用一个异或门和一个与门组成半加器，如下图所示。 ;2．全加器 ; 由真值表可写出Si和Ci的输出逻辑函数表达式，经代数法化简和转换得 ;全加器的逻辑图和逻辑图形符号如下图所示。; 要进行多位数相加，最简单的方法是将多个全加器进行级联，构成串行进位加法器。下图所示是4位串行进位加法器，从图中可见，两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端，进位数串行传送。全加器的个数等于相加数的位数。最低位全加器的Ci-1端应接0。; 串行进位加法器的电路比较简单，但是其速度较慢。为了提供速度，人们又设计了一种多位数快速进位（又称超前进位）的加法器。所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位