eda全减器实验报告.docxVIP

eda全减器实验报告 　　1位全加器设计实验报告彭世晶　　实验目的：用原理图输入法完成半加器和全加器的设计，熟悉和练习QuartusⅡ的应用。　　实验原理：1位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。用最简单的原理图输入法来完成半加器及全加器的设计。实验真值表：　　半加器　　全加器　　实验逻辑图：　　半加器　　全加器　　实验程序：　　半加器　　moduleh_adder(a,b,so,co);//半加器描述inputa,b;outputso,co;　　assign{co,so}=a+b;//两位二进制数直接相加endmodule或门　　moduleor2a();//或门逻辑描述　　outputc;inputa,bassignc=a|b;endmodule　　全加器顶层文件　　modulef_adder(ain,bin,cin,cout,sum);//一位全加器顶层设计描述　　outputcout,sum;inputain,bin,cin;　　wiree,d,f;//定义网线型变量作内部单元连接线h_adderu1(ain,bin,e,d);//使用位置关联法进行例化h_adderu2(.a(e),.so(sum),.b(cin),.co(f));　　or2au3(.a(d),.b(f),.c(cout));//使用端口名关联法进行例化　　Endmodule　　实验波形图：　　半加器　　全加器　　实验RTL图：　　实验结果与分析：　　通过EDA实验我对编程环境QuartusⅡ有了一定的了解，也初步了解了硬件平　　台。我个人认为老师应当增加实验次数，以便我们加强自己的动手能力。　　姓名：车琳班级：通信1101班　　学号：XX0　　实验一用原理图输入法设计4位全加器　　一、实验目的　　1）熟悉利用QuartusII的原理图输入方法设计简单组合电路；　　2）掌握层次化设计的方法；　　3）通过一个4位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。　　二、实验内容　　1）完成半加器、全加器和4位全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。键1、键2、键3分别接ain、bin、cin；发光管D2、D1分别接sum和cout。　　2）建立一个更高的层次的原理图设计，利用以上获得的1位全加器构成的4位全加器，并完成编译、综合、适配、仿真和硬件测试。建议选择电路模式1：键2、键1输入4位加数：键4、键3输入4位被加数：数码6和数码5显示加和：D8显示进位cout。　　三、实验仪器　　1）计算机及操作系统；　　2）QuartusII软件；　　3）编程电缆。　　四、实验原理　　一个4位全加器可以由4个一位全加器　　构成，加法器间的进位可以串行方式实现，　　即将低位加法器的进位输出cout与相邻的　　高位加法器的最低进位输入信号cin相接。　　一个1位全加器可以参考教材介绍的方　　法来完成。1位全加器示意图如图1所示。　　其中，其中CI为输入进位位，CO为输出进位位，输入A和B分别为加数和被加数。S为输出和，其功能可用布尔代数式表示为：　　S?ABCi?ABCi?ABC?ABCi　　Co?ABCi?ABCi?ABCi?ABCi　　五、实验步骤　　1、完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符号入库。键1、键2、键3分别接ain、bin、cin；发光管D2、D1分别接sum和cout。　　2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成4位全加器，并完成编译、综合、适配、仿真、和硬件测试。建议选择电路模式1：键2、键1输入4位加数：键4、键3输入4位被加数：数码6和数码5显示加和：D8显示进位cout。　　1、一位全加器设计输入　　1）创建文件。采用File\new菜单，创建图形文件。　　2）添加元件。采用菜单symbol\entersymbol，在弹出的对话框中选中相应的库与元件，添加元件，构成一位全加器并保存。　　2、一位全加器元件的创建　　1）对上述文件编译综合仿真。　　2）生成元件。　　3）采用菜单FILE\CREATESYMBOL生成一位全加器元件。　　3、4位全加器设计输入　　1）创建文件。采用File\new菜单，创建图形文件。　　2）添加元件。采用菜单symbol\entersymbol，选中生成的元件yiweiadder。　　3）级联。前级1位全加器CO与后级CI相连。　　4、添加I/O