quartus,寄存器变量数组编译报告显示占用资源为0.docxVIP

quartus,寄存器变量数组编译报告显示占用资源为0 　　武汉轻工大学数学与计算机学院　　《嵌入式网络系统设计》　　课程设计报告　　专业：网络工程班级:网工1102学号：姓名：何秋实指导老师：刘昌华　　XX年12月3日　　一、本课程设计的目的　　嵌入式系统原理课程设计是配合其理论课程而设立的设计性实践课程。其教学目的和任务是：使学生在学习专业技术基础和主要专业课程的基础上，学习和掌握基于QuartusII的嵌入式系统技术的基本知识和设计方法，培养学生综合运用所学的专业基础理论、基本技能和专业知识分析问题和解决工程设计问题的能力，培养学生调查研究，查阅技术文献、资料、手册，进行程序设计、电路图绘制及编写技术文件的基本能力。　　二、课程设计选题内容　　任务1：流水灯实验　　任务2、按键控制数码管递增实验任务3、自定义PWM实验　　三、课程设计实验过程任务1：　　实验三：流水灯实验　　实验目的　　熟悉并行输入/输出内核提供从NiosII软核处理器到通用输入/输出端口之间的寄存器映射接口实验环境　　PC机、QuartusII、NiosIIEDS、开发板DE2-115实验内容　　本实验通过程序控制DE2-115上的led来实现一个流水灯以及实现一个按键检测的显示，用户可以适当改变程序来改变灯的流动方向以及闪烁时间间隔，通过软件控制的流水灯对比用VHDL语言编写的硬件控制程序，体会软核的一些使用灵活、节省资源等特点。实验步骤　　通过qsys定制一个包含cpu，on_chip_ram以及pio的系统其中led18_pio的width设为18direction为　　output　　，点击generate生成硬件。　　添加qip文件，文件,编译分配引脚，再编译。　　在LED文件夹下新建文件。输入代码，Ctrl+s保存。　　在这个程序中我们可以将语句“for(led_data=0;led_data18;led_data++)”更改为“for　　文件,编译分配引脚，再编译后即可完成引脚锁定。　　?　　?　　?如何分析FPGA的片上资源使用情况XX-05-0411:31发表系统分类：EDA自定义分类：QuartusII标签：AlteraFPGA资源　　在维护遗留代码——时序问题初露端倪这篇文章中，我提到“第三方开发的设计中，组合逻辑与时序逻辑的比例为:1”，这是造成该设计时序收敛困难的原因之一。mengyudn朋友很细心，对这个数据的来历产生了疑问。下面我就简单地介绍一下如何分析FPGA芯片上的组合逻辑和时序逻辑的利用率。　　一、如何得到LUT与REG的使用比例　　我们先看一个FPGA工程的编译结果报告：　　在这个报告中，我们可以看到如下信息：　　Totallogicelements24071/24624(98%):该芯片中共有24624个LE资源，其中的98%在这个工程的这次编译中得到了使用。Totalcombinationalfunctions21612/24624(88%):该芯片的24624个LE资源中，88%用于实现组合逻辑。　　Dedicatedlogicregisters8858/24624(36%):该芯片的24624个LE资源中，36%用于实现寄存器，即时序逻辑。就是从上述信息中，我得到了组合逻辑与时序逻辑的使用比例——21612/8858=:1。　　二、一份更详细的资源利用率报告　　在这个报告中，有一点可能会令人困惑：为什么Totalcombinationalfunctions与Dedicatedlogicregisters之和大于Totallogicelements，甚至大于该芯片的总资源。我们再来看一份更详细的资源使用报告——FitterResourceUsageSummary：　　这份报告包含很多信息，在这里我们只需要关心Totallogicelements一项。Totallogicelements24071/24624(98%)由三种使用情况不同的LE资源组成：仅用于实现组合逻辑的LE，仅用于实现时序逻辑的LE，同时用于实现组合逻辑和时序逻辑的LE。　　三、从ResourcePropertyEditor看LE的使用情况　　在进一步分析这些数据之前，我们有必要回顾一下FPGA的基本组成元素LE的结构和功能。以Altera的CycloneIII系列FPGA芯片为例，其LE内部结构如下图所示：　　这个LE同时用于实现组合逻辑和时序逻辑，其中蓝色部分为组合逻辑，其中黄色高亮部分为时序逻辑。　　我们再来看一个更有趣的LE：　　这个LE也同时用于实现组合逻辑和时序逻辑，与上一幅图不同的地方在于，这里的组合逻辑与时序逻辑并没有连接关系。组合逻辑从COM