超高速集成电路硬件描述语言VHDL.pptVIP

第一节 VHDL的基本组成 一、参数部分——程序包 二、接口部分—设计实体 二、接口部分—设计实体 三、描述部分—结构体 第二节 VHDL数据类型和属性 在VHDL中目标有三种：信号、变量和常量。 目标：是一个或多个代表着目标种类的字符串，多个目 标时用“,”号分开。 TYPE 类型名 IS 类型范围 ; PACKAGE meals_pkg IS TYPE meal IS(breakfast,lunch,dinner);END meals_pkg; 二、复合数据类型 ARCHITECTURE rom_arc OF rom ISBEGIN  PROCESS(cs,x1,x2,x3,x4)  VARIABLE n:NATURAL RANGE 0 TO 15;  CONSTANT rom0:std_logic_vector(0 TO 15):= “0101010101010101”;  CONSTANT rom1:std_logic_vector(0 TO 15):= “0011001100110011”;  CONSTANT rom2:std_logic_vector(0 TO 15):= “0000111100001111”;  CONSTANT rom3:std_logic_vector(0 TO 15):= “0000000011111111”;  IF cs= ‘1’ THEN  n:=0;  IF x1 = ‘1’ THEN n:= n+1; END IF;  IF x2 = ‘1’ THEN n:= n+2; END IF;  IF x3 = ‘1’ THEN n:= n+4; END IF;  IF x4 = ‘1’ THEN n:= n+8; END IF;  d0 = rom0(n) AFTER 10 ns;  d1 = rom1(n) AFTER 10 ns;  d2 = rom2(n) AFTER 10 ns;  d3 = rom3(n) AFTER 10 ns;  ELSE  d0 = ‘Z’ AFTER 10 ns;  d1 = ‘Z’ AFTER 10 ns;  d2 = ‘Z’ AFTER 10 ns;  d3 = ‘Z’ AFTER 10 ns;  END IF;  END PROCESS; END rom_arc; 在结构体说明区（ARCHITECTURE和BEGIN之间）被说明的目标，仅可以在此结构体中引用或在结构体中的任何进程语句中被引用，称此目标为局部信号。 标量类型：实体、结构体、进程说明区和程序包和子程序。复合类型：实体、结构体、进程说明区和程序包和子程序。文件类型：子程序和进程说明区。寻址类型：进程语句说明区。 VHDL的属性 TYPE bit1 IS ARRAY(63 DOWNTO 32) OF BIT;  VARIABLE left_range,right_range,uprange,lowrange:INTEGER;BEGIN left_range:= bit1’LEFT; --returns 63  right_range:= bit1’RIGHT; --returns 32  uprange:= bit1’HIGH; --returns 63  lowrange:= bit1’LOW; --returns 32 TYPE bit1 IS ARRAY(0 TO 7) OF BIT;TYPE bit2 IS ARRAY(8 TO 31) OF BIT;  VARIABLE len1,len2:INTEGER;BEGIN  len1:=bit1’LENGTH; --return 8  len2:=bit2’LENGTH; --return 24 它可用来检查一个信号的变化，并且变化刚刚发生，既推断出在信号上发生了一个跳变。 在所有的并行语句中，两个以上的并行赋值语句在字面上的顺序并不表明它们的执行顺序。 仍以四路数据选择器为例，讨论另一个较为复杂的并行信号赋值语句的例子，以便更