时钟与功耗管理、CPU WRAPPER与总线优先权.pptVIP

时钟与功耗管理、CPU WRAPPER与总线优先权 本章重点: ⑴ 与时钟相关的引脚信号含义； ⑵ 时钟产生、PLL功能、Fpllo频率计算； ⑶ 5种功耗管理模式； ⑷ 时钟发生器与功耗管理特殊功能寄存器含义； ⑸ CPU wrapper组成； ⑹ Cache与非Cache化区域、片内存储器SRAM； ⑺ 写缓冲区、总线主设备优先权； ⑻ CPU wrapper与总线优先权特殊功能寄存器含义。 6.1 时钟与功耗管理概述 在S3C44B0X芯片中含有时钟发生器电路，主要功能有两个。功能一是将芯片外部引脚引入的低频晶振信号或外部时钟信号，经锁相环（Phase Locked Loop，PLL）电路，产生较高频率的信号用于系统。通过对寄存器PLLCON设置不同的参数，PLL电路可产生不同频率的信号。功能二是通过对CLKCON等寄存器设置不同的参数，切离或连接S3C44B0X中不同功能部件的时钟源，达到减少功耗的目的。由于软件可以对寄存器进行多种、灵活的设置，使得S3C44B0X有多种功耗管理配置。对于给定的任务，总有一个适宜的功耗相对应。 S3C44B0X中功耗管理由5种模式组成： 通常（NORMAL）模式； 慢（SLOW）模式； 空闲（IDLE）模式； 停止（STOP）模式；