数电课程设计数字电子钟报告.doc

武汉纺织大学机电工程学院测控技术与仪器专业《数字电子技术》课程设计报告 第 PAGE 1 页 共 NUMPAGES 16 页 数字电子技术课程设计报告 题目：数字钟的设计与制作 时间：09-10学年 第二学期 18-19周 院校：武汉纺织大学 班级：测控081 组员： 夏亦冰 李艳飞 田传雪 吴哲伦 数字电子技术课程设计报告 设计目的 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. 二．实现功能 1．要求内容 1） 时以24为周期 2） 分和秒以60为周期 3） 能显示时、分、秒 4）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间 2. 发挥内容 1）星期的显示 2）计时过程具有报时功能 三．元器件 1．洞洞板2块 2．0.47uF电容1个 3．100nF电容1个 4．共阴八段数码管7个 5．网络线10 6．CD4511集成块7块 7．CD4060集成块1块 8．74HC390集成块4块 9．74HC51集成块1块 10．74HC00集成块4块 11．74HC30集成块1块 12．10MΩ电阻5个 13．74HC00集成块4块 14．L7805三端稳压管1个 15．30pF瓷片电容2个 16．9V电池1块 17．单刀双掷开关2个 18．单刀单置开关1个 19．74HC10集成块1块 各个芯片引脚图 1． CD74HC390 2．L7805稳压管 3． CD4060 4． CD4511 5．74HC10 6．74HC30 7．74HC51 8．74HC00 四、原理框图 1．数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。 （a）数字钟组成框图 2． 晶体振荡与分频电路 （b）晶体振荡器 晶体振荡器电路给数字钟提供一个频率稳定准确的32.768KHz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，无源晶震、电容和电阻构成晶体振荡器电路，CD4060实现分频。值得注意的是无源晶振是没有极性的，与电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确 晶体XTAL的频率选为32.768KHZ.该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数. 从有关手册中,可查得C1,C2均为30pF.当要求频率准确度和稳定度更高时,还可接入校正电容并采取温度补偿措施. 由于CMOS电路的输入阻抗极高,因此反馈电阻R可选为10MΩ.较高的反馈电阻有利于提高振荡频率的稳定性. 2HZ 1HZ （c）二分频 通常实现分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,32768Hz的振荡信号分频为1HZ的分频倍数为32768(215),即实现该分频功能的计数器相当于15极2进制计数器.常用的2进制计数器有74HC393等. 本实验中采用CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而且CD4060还包含振荡电路所需的非门,使用更为方便. CD4060计数为14级2进制计数器,可以将32768HZ的信号分频为2HZ。 再通过二进制计数器，将2Hz信号转化为1HZ，作为秒输入信号。 3． 时间计数电路 一般采用10进制计数器如74HC390等来实现时间计数单元的计数功能。由其内部逻辑框图可知，其为双2-5-10异步计数器，下降沿触发，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进制转换，只需将QA与ＣPB（下降沿有效）相连即可。CPA与１ＨZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的CPB相连。 秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制