四位IO端口扩展实验报告.docxVIP

四位IO端口扩展实验报告 　　实验六串转并的I/O口实验　　一实验目的　　熟悉并掌握串转并的I/O口扩展方法　　二实验设备及器件　　IBMPC机一台　　单片机仿真器,编程器,实验仪三合一综合开发平台一台　　三实验内容　　1.写程序,通过单片机的P1口控制74HC164的串行输入端口,实现串并转换.　　2.验证串并转换的正确性.　　四实验要求　　熟悉串转并的工作原理,学会使用串并转换芯片扩展单片机的I/O口资源　　.　　五实验步骤　　1.短接C5区JP10接口,将C5区J43接口与A2区J61接口的P10~P13对应相连(CLK对P10等)。　　2.运行编写好的软件程序,完成一次串并转换.　　3.使用C2区的逻辑笔或D1区的J52接口(LED指示灯)测试并行输出数据Q0~Q7数据的正确性.　　六实验原理　　七实验参考程序　　CLKEQU　　DINAEQU　　DINBEQU　　CLR164EQU　　ORG0000H　　LJMPMAIN　　ORG0100H　　MAIN:　　MOVSP,#60H;设置堆栈向量　　NOP;设置以下端口初始化　　CLRCLK;CLK=0　　SETBDINB;DINB=1　　CLRCLR164;CLR=0输出端口清零　　SETBCLR164;CLR=1　　MOVA,#0AAH;用户输出数据初始化　　MOVR4,#08H　　SLCHG:RLCA　　MOVDINA,C;串行输出一位数据　　SETBCLK;移位时钟　　NOP　　CLRCLK　　NOP　　DJNZR4,SLCHG　　SJMP$;程序结束,完成一次串并转换　　END　　八程序流程图　　九实验思考　　尝试编写程序，实现8位LED流水灯的控制。原理图同上。十完成实验报告。　　单片机IO口控制实验　　一、实验目的　　1、熟悉MCS-51的I/O结构；　　2、掌握MCS-51I/O的使用方法；　　3、掌握MCS-51的中断机制。　　二、实验原理　　1、MCS-51单片机的硬件结构片内结构：　　2、内部数据存储器：　　3、SFR的名称及其分布：　　4、I/O端口地址：　　5、P0～P3端口功能总结：　　P0～P3口都是并行I/O口，但P0口和P2口，还可用来构建系统的数据总线和地址总线，所以在电路中有一个MUX，以进行转换。而P1口和P3口无构建系统的数据总线和地址总线的功能，因此，无MUX。P0口的MUX的一个输入端为“地址/数据”信号。P2口的MUX的一个输入信号为“地址”信号。　　在4个口中只有P0口是一个真正的双向口，P1～P3口都是准双向口。　　原因:P0口作数据总线使用时，需解决芯片内外的隔离问题，即只有在数据传送时芯片内外才接通；不进行数据传送时，芯片内外应处于隔离状态。为此，　　P0口的输出缓冲器应为三态门。P0口中输出三态门是由两只场效应管组成，所以是一个真正的双向口。　　P1～P3口，上拉电阻代替P0口中的场效应管，输出缓冲器不是三态的－准双向口。　　P3口的口线具有第二功能，为系统提供一些控制信号。　　因此P3口增加了第二功能控制逻辑。这是P3口与其它各口的不同之处。　　6、P0口结构及特点：　　⑴P0口结构与运作　　1个输出锁存器，用于进行输出数据的锁存；　　2个三态输入缓冲器，分别用于锁存器和引脚数据的输入缓冲；1个多路开关MUX，它的一个输入来自锁存器，另一个输入是地址/数据信号的反相输出。在控制信号的的控制下能实现对锁存器输出端和地址/数据线之间的切换；由两只场效应管组成的输出驱动电路。　　⑵P0口的特点　　P0口是一个双功能的端口：地址/数据分时复用口和通用I/O口；　　具有高电平、低电平和高阻抗3种状态的I/O端口称为双向I/O端口。P0口作地址/数据总线复用口时，相当于一个真正的双向I/O口。而用作通用I/O口时，由于引脚上需要外接上拉电阻，端口不存在高阻状态，此时P0口只是一个准双向口；为保证引脚上的信号能正确读入，在读入操作前应首先向锁存器写1；　　单片机复位后，锁存器自动被置1；　　一般情况下，如果P0口已作为地址/数据复用口时，就不能再用作通用I/O口使用；P0口能驱动8个TTL负载。　　7、P1口的结构及特点：　　⑴P1口结构与运作　　一个数据输出锁存器，用于输出数据的锁存；　　两个三态输入缓冲器，BUF1用于读锁存器，BUF2用于读引脚；　　数据输出驱动电路，由场效应管VT和片内上拉电阻R组成。　　⑵P1口的特点　　P1口由于有内部上拉电阻，没有高阻抗输入状态，所以称为准双向口。作为输出口时，不需要再在片外拉接上拉电阻；　　P1口读引脚输入时，必须先