多路数据选择器实验报告.docxVIP

多路数据选择器实验报告　四选一数据选择器　11微电子黄跃　【实验目的】　1．四选一数据选择器，　2．学习VerilogHDL文本文件进行逻辑设计输入；3．学习设计仿真工具modelsim的使用方法；　【实验内容】　1.实现四选一数据选择器的“Verilog”语言设计。2.设计仿真文件，进行验证。　【实验原理】　数据选择器又称为多路转换器或多路开关，它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。　4选1数据选择器的元件符号如图一所示，其中D0、D1、D2、D3是4位数据输入端，A0和A0是控制输入端，Y是数据输出端。当A1A0=00时，输出Y=D1；A1A0=01时，Y=D1；A1A0=10时，Y=D2；A1A0=11，Y=D3。。　由真值表写出输出逻辑表达式F　=(10)D0+(1A0)D1+(A10)D2+(A1A0)D3　由逻辑表达式做出逻辑电路图。　【程序源代码】　modulemux4_1(sel,in,out);input[1:0]sel;input[3:0]in;outputout;regout;　always@(selorin)begincase({sel[1],sel[0]})2b00:out=in[0];2b01:out=in[1];2b10:out=in[2];2b11:out=in[3];default:out=1bx;endcase　end　Endmodule　测试程序代码如下：moduletest_mux4_1;reg[1:0]S;reg[3:0]IN;wireY;　mux4_1M1(.sel(S),.in(IN),.out(Y));　always#10IN[0]=~IN[0];always#20IN[1]=~IN[1];always#40IN[2]=~IN[2];always#80IN[3]=~IN[3];initial　beginS=1b0;IN=4h0;#100$stop;end　always#10S=S+1;endmodule　【仿真和测试结果】　【实验心得和体会】　这次实验与上次相比有明显的进步，通过这次实验我对modelsim的应用更加得心应手，深切的体会到了verilog是一种描述性语言，这次实验总的来说是比较顺利的，但在实验过程中还是遇到了一些问题，比如端口的匹配问题，在写程序的时候误将位宽写在了变量名的后面，虽然程序能够运行但有警告，仿真波形是错误的，可见在写程序时警告有时也是致命的，这要求我们在学习的过程中思想一定要严谨！其次在做实验时一定要多想，例如在学习这门课时，书上说在模块外部输入可以是wire型或reg型，但在写程序时激励模块往往要初始化数据，所以编程时其类型往往声明为reg型，通过这个例子我明白了书上所说的有时往往是一个比较笼统的，而更多的需要我们自己去实践、探索、勤思考，只有这样我们才能把书本上的知识转化为属于我们自己的知识，才能在学习的道路上走的更远！　实验报告　课程名称：逻辑设计与FPGA项目名称：多路选择器的设计姓名：专业：微电子班级：13微电子学号：同组成员　实验日期XX年10月　实验预习成绩__________实验指导教师签字：__________　实验操作成绩__________实验指导教师签字：__________　计算　机组成原理实验三　路选择器实验．．．．．．．．．．．．．．．多　姓名：陈衍席学号:网工1202　实验环境】　1.WindowsXX或WindowsXP　2.sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。　【实验目的】　本次实验要求掌握各种多路选择器的设计与实现。　【实验要求】　可以利用原理图设计并实现1位、8位和32位2选1多路选择器、32位4选1、32位32选1多路选择器。其中32位4选1和32位32选1多路选择器，可以借用系统自带的元件库LPM_MUX元件。　【实验原理】　多路选择器又称数据选择器或多路开关，是一种多个输入、一个输出的器件。其功能是在选择控制码电位的控制下从几路数据输入中选择一路并将其送到一个公共输出端，也就是经过多路选择把多个通道的数据传输到唯一的公共数据通道上。因此，实现数据选择功能的逻辑电路称为多路选择器。如图所示，为4选1多路选择器示意图：　多路选择器的功能类似于一个多掷开关。如果它有两路数据A0和A1，则选择控制信号S，从两路数据中选中某一路数据送至输出端Y。此时，其功能相当于多个输入的单刀多掷开关。2选1多路选择器真值表如下所示；　由上表可以推出2选1多路选择器输入、输出逻辑关系式为：　【实验步骤】　1位2选1多路选择器的设计　由逻辑关系式可知，当S为0时，Y的值由A0确定；当S为1时，Y的值由A1确定，由此可以