第三章 集成逻辑门电路.pptVIP

第三章 集成逻辑门电路 3.3.1 TTL与非门 TTL与非门工作原理 TTL与非门 TTL与非门外特性和参数 二、输入负载特性 (ui ?R ) 三、扇出系数 四、动态特性 学习TTL与非门的要求：  3.3.2 其它类型的TTL门电路 2 . OC门结构 3 .“线与”电路 二 、三态输出与非门（TS门） 2 . 工作原理 3 . 用途 小结： 1.TTL集成逻辑门电路的系列比较多，常用的有五个系列。 2.集电极开路门（OC门）的输出端可并联实现线与。 3.三态输出门（TSL门）的输出端也可并联使，但应分时工作，三态输出门还常用来构成单向总线和双向总线。 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 去掉T3,T4 标准TTL与非门 ? 可以断开 （Open Collector) F = ABC 符号 缺 角 集电极开路 “与” “非” RL （外接） UCC F T5 +5V R2 R1 3k T2 R3 T1 b1 c1 A B C 特点：RL 和UCC 可以外接。 F=F1? F2 ?F3 RL （外接） 任 0 则 0 全 1 则 1 F UCC F1 F2 F3 A1 B1 C1 A2 B2 C2 A3 B3 C3 “线与” 使用OC门的关键是选择外接RL:根据带负载情况确定。 例：负载电阻RL和电源 UCC可以根据情况选择 J +30V ?220V J 如RL用继电器线圈（J）替代，可以 实现对其它电路的控制。 (Three State) 三种状态 高电平 低电平 高阻状态（禁止状态） 标准与非门 输出状态 1 . 三态门结构 控制端 D E E 1 (使能端:Enable） A B 输入端 +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 F “1” 3.4V 截止 “0” 0.3V 工作状态 ? E=“0” +5V R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E E 1 ? F “0” 0.3V “1” 3.4V 截止 导通 截止 ? E=“1” 高阻状态 （禁止状态） +5V R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 A B D E E 1 ? E=“1”时：F=Z (高阻状态) 1V A B F 符号： 功能表： 0 （工作状态） 输出 E 接低电平时 为工作状态 1 高阻状态 （禁止状态） 若去掉使能端的非门： +5V F R4 R2 R1 T2 R5 R3 T3 T4 T1 T5 控制端 (使能端:Enable） A B 输入端 D E A B F 符号： 功能表： 接高电平时 为工作状态 1 （工作状态） 输出 E 0 高阻状态 （禁止状态） 主要作为TTL电路与总线（BUS)间的接口电路 公用总线 E1 E2 E3 用公用总线分时传送不同数据 译码器 A1 B1 E1 A2 B2 E2 A3 B3 E3 ? ? ? ? 门工作 ? 门工作 ? 门工作 * * 3.3 TTL集成逻辑门电路 数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。具有体积小、可靠性高、速度快、而且价格便宜的特点。 TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为: Transistor— Transistor Logic。 +5V A B C R1 T1 R2 T2 R3 F R4 R5 T3 T4 T5 输入级 输出级 中间级 0.3V 3.4V TTL与非门电路结构 T1 与R1组成输入级： T1 —多发射极晶体管：实现“与”运算。 等效电路 b1=A? B ? C c1 +5V R1 T1 b1 A B C c1 A B +5V b1 R1 C +5V R1 c1 T1 b1 A B C R2 T2 R3 F R4 R5 T3 T4 T5 “与” “非” 复合管形式 TTL 与非门 输出级 0.3V 3.4V 1、任一输入为低电平（0.3V）时 +5V F R4 R2 R1 R5 R3 T3 b1 A B C “0” 截止 c1 T1 T5 T2 T4 1V 0.3V UF=5 -UBE3-UBE4 -UR2 ?3.4V 高电平！ +5V “0” F R4 R2 R1 3k R5 T3 T4 T1 b1 c1 A B C 1V UF RL T2 ，T5 ： 截止 逻辑关系:任0则1 2.