逻辑电路的等价性检验方法研究-计算机系统结构专业毕业论文.docx

中国科学院博士学位论文——摘要摘要 中国科学院博士学位论文——摘要 摘要 随着集成电路设计的规模变得越来越大、功能越来越复杂，功能验证已经成 为设计流程的主要瓶颈．据统计，设计验证的时间已占到整个设计周期的一半以 上。基于模拟的功能验证方法非常费时，难以达到100％的功能覆盖率。形式验 证方法使用严格的数学推理来证明设计满足规范的部分或全部属性，引起学术界 和产业界的广泛关注．等价性检验是一种形式验证方法，用来验证一个设计的不 同描述形式之间的功能等价性。本文的工作涵盖逻辑电路等价性检验的几个关键 问题：如何提高增量等价性检验算法的效率：如何验证包含黑盒的电路设计；如 何有效地结合布尔推理中的不同引擎以提高布尔推理算法的效率；如何提高设计 错误诊断的效率。通过系统深入的理论分析和扎实的实验研究，取得了如下创新 性成果： 1．提出了一种基于增量可满足性的等价性检验方法。利用两个电路内部的 结构相似性，将整个电路的验证分解成一些较小的任务，增量地完成。与同类方 法相比，具有三个新的特点：(1)有选择地消除一些容易影响性能的候选等价信号 对，减小可满足性程序的调用频度。(2)采用等价结点置换方法消除误判，并且增 加相应的表示等价关系的合取范式公式，有效缩小可满足性程序的搜索空间。(3) 使用增量可满足性算法，大幅度节省计算资源。通过对ISCAS’85电路的验证实 验研究表明，对各基准电路，该方法产生的候选等价结点数比同类方法要少1个 数量级，算法速度比同类方法平均要快3倍至1个数量级。 2．提出了一种针对包含黑盒电路的设计验证方法。将模拟与形式化的布尔 比较相结合，使用并行逻辑模拟来检测黑盒外部可能的设计错误，通过基于布尔 可满足性(SAT)的布尔比较增强模拟算法。与基于二叉判决图(BDD)的方法相比， 该方法具有更强的处理能力，有效降低了算法的空间复杂度。该方法已成功地应 用于提高设计错误诊断的效率。通过ISCAS’85电路的实验研究表明，在具有与 同类方法相当的错误检测能力的情况下，该方法对于各实验电路平均要快l至2 个数量级，而且错误诊断的准确性更高。 3．提出了有效结合多引擎的启发式策略。通过计算相关电路的宽度，在进 行布尔推理之前。确定合适的布尔推理引擎，如基于BDD的引擎，或者基于SAT 的引擎等，从而避免传统推理过程中的不同引擎切换过程，提高了算法的效率． 通过对ISCAS’85电路的测试产生实验结果表明，基于电路宽度策略算法的速度 比基于BDD大小估计策略的算法要快，而且所产生的BDD最大结点数要少得多。 关键词： 集成电路，形式验证，等价性检验，错误诊断，布尔推理 n Equivalence Equivalence Checking for Combinational CircuitsAbstract Equivalence Checking for Logic Circuits Li Guanghui(ComputerArchitecture) Directed by Prof．Li Xiaowei Abstract Since integrated circuit designs are becoming more and more complex，functional validation has been the main bottleneck of the design flow．The design team spends more than 50％effort of the development on veilfication．The traditional way of functional verification is simulation,which is very time-consuming，and difficult to obtain complete functional coverage．Formal verification uses rigorous mathematical reasoning to show that a design meets all or parts of its specification，and has attracted dramatically the interests of both academic and industrial fields．Equivalence checking is a common．used formal method．which proves that two different descriptions of design have the same functionality．Tllis thesis