西安电子科技大学硬件描述语言 modelsim使用简介.pdfVIP

基于ModelSim 的仿真 ModelSim仿真工具是Mentor公司开发的。它支持 Verilog 、VHDL 以及它们的混合仿真，它可以将整个程序分 步执行，使设计者直接看到他的程序下一步要执行的语句， 而且在程序执行的任何步骤任何时刻都可以查看任意变量的 当前值，可以在Dataflow窗口查看某一单元或模块的输入输 出的连续变化等，是目前业界最通用的仿真器之一。 1 基本仿真步骤 填写工程的路径和名称  建立工程 默认新建的工程放在 work工作库下 设置完点击OK 2  新建文件 若新建verilog文件，点击此控件 填写文件名，同时可设置文