东北财经大学计算机原理课件 运算器（一）.ppt

译码器 译码器 译码器 译码器 译码器 脉冲分配器 脉冲分配器 脉冲分配器备用 3.1.4 基本的二进制加/减法器 3.1.4 基本的二进制加/减法器 3.1.4 基本的二进制加/减法器 3.6 运算器的组成和结构 多功能算术/逻辑运算单元（ALU） 数据寄存器 累加器 总线 3.6 运算器的组成和结构 3.6.1 多功能算术/逻辑运算单元（ALU） 3.6.2 内部总线 3.6.3 运算器的基本结构 3.6.4 运算器组成实例 3.6 .1多功能算术/逻辑运算单元（ALU） 我们把用于完成算术运算和逻辑运算的部件称为算术/逻辑单元（ALU）。ALU的基本思想是在全加器FA的基础之上进行功能的扩展，完成多种算术和逻辑操作。其输入时先将两输入位Ai和Bi的信号组合成由不同的控制信号控制的Xi和Yi，将它们同下一位的进位一起输入到加法器中完成各种不同要求的算术逻辑操作。 3.6 .1多功能算术/逻辑运算单元（ALU） 3.6 .1多功能算术/逻辑运算单元（ALU） 3.6.2 内部总线 为了减少机器内的数据传送线，节省器件并便于控制，将一些寄存器之间数据传送的通路加以归并。 总线就是一个或多个信息源传送信息到多个目的地的数据通路，它是多个部件之间传送信息的一组传输线。 3.6.2 内部总线 根据总线所处的位置，分为： 内部总线：CPU内部各部件的连线。 外部总线：即系统总线，就是CPU与存储器、I / 0系统之间的连线。 3.6.3 运算器的基本结构 运算器的功能 进行所有的算术运算 进行所有的逻辑运算，并进行测试、比较 运算器的基本结构 1、组成 ALU：算术逻辑运算单元 Arithmetic and Logic Unit，进行算术逻辑运算 累加器AC、暂存器TMP：存放参加运算的数据或运算结果 通用寄存器GPR(General Purpose Register) 可用于存放数据、地址等，用户可以使用 MBR：数据缓冲寄存器，存放CPU与主存或外设交换的信息 MAR：地址缓冲寄存器，存放CPU向主存或外设发送的地址 专用寄存器SPR 3.6.2 CPU的内部总线 单总线结构 双总线结构 三总线结构 最简单的运算器 2.3 CPU与外部总线接口MBR：数据缓冲寄存器，存放CPU与主存或外设交换的信息 2.3 CPU与外部总线接口MAR：地址缓冲寄存器，存放CPU向主存或外设发送的地址 2.3 CPU与外部总线接口作用：①作为 CPU与主存、外设之间信息传递的中转站②补偿CPU与主存、外设之间操作速度的差别 MBR 译码器 时序与 控制 DB CB 内部控制线 内部控制线 AC ACT TMP SH F IR PC SP GPR GPR MAR AB 内部总线 内部总线 P56 图3.1 ALU * * Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 寄存器 0 0 0 0 1 1 1 1 1 1 1 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 寄存器 0 0 1 1 0 1 1 1 1 1 1 寄存器的值为001 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 寄存器 0 1 0 1 1 0 1 1 1 1 1 寄存器的值为010 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 寄存器 1 1 1 1 1 1 1 1 1 1 0 寄存器的值为111 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 寄存器 0 0 1 1 0 1 1 1 1 1 1 寄存器的值为001备用 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 计数器 0 0 0 1 0 0 0 0 0 0 0 CP Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 计数器 CP CP脉冲 1 2 3 4 5 6 7 8 9 10 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 CP脉冲 Y0 Y1 Y2 Y4 Y3 Y5 Y6 Y7 Q2 Q1 Q0 Q0 Q1 Q2 计数器 0 0 0 1 0 0 0 0 0 0 0 =1 方式控制M M=0 加 A+B M=1 减 A-B Cn-1 Sn-1 An-1 FA =1 Bn-1 FA =1 FA =1 FA =1 V 溢出 Sn-1 S1 S0 Bn-2 B1 B0 An-1 A1 A0 Cn Cn-2 C2 C0 C1 符号位 =1 方式控制M M=0 加 A+B Cn-1 Sn-1 FA =