- 1、本文档共22页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE
PAGE 44
实验七 集成运算放大器指标测试
一、实验目的
1、 掌握运算放大器主要指标的测试方法。
2、 通过对运算放大器μA741指标的测试,了解集成运算放大器组件的主要参数的定义和表示方法。
二、实验原理
集成运算放大器是一种线性集成电路,和其它半导体器件一样,它是用一些性能指标来衡量其质量的优劣。为了正确使用集成运放,就必须了解它的主要参数指标。集成运放组件的各项指标通常是由专用仪器进行测试的,这里介绍的是一种简易测试方法。
本实验采用的集成运放型号为μA741(或F007),引脚排列如图7-1所示,它是八脚双列直插式组件,②脚和③脚为反相和同相输入端,⑥脚为输出端,⑦脚和④脚为正、负电源端,①脚和⑤脚为失调调零端,①⑤脚之间可接入一只几十KΩ的电位器并将滑动触头接到负电源端。 ⑧脚为空脚。
μA741主要指标测试
图7-1 μA741管脚图 图7-2 U0S、I0S测试电路
1)输入失调电压U0S
理想运放组件,当输入信号为零时,其输出也为零。但是即使是最优质的集成组件,由于运放内部差动输入级参数的不完全对称,输出电压往往不为零。这种零输入时输出不为零的现象称为集成运放的失调。
输入失调电压U0S 是指输入信号为零时,输出端出现的电压折算到同相输入端的数值。
失调电压测试电路如图7-2所示。闭合开关K1及K2,使电阻RB短接,测量此时的输出电压U01 即为输出失调电压,则输入失调电压
实际测出的U01可能为正,也可能为负,一般在1~5mV,对于高质量的运放U0S在1mV以下。
测试中应注意:a、将运放调零端开路。
b、要求电阻R1和R2,R3和RF的参数严格对称。
2)输入失调电流I0S
输入失调电流I0S 是指当输入信号为零时,运放的两个输入端的基极偏置电流之差,
输入失调电流的大小反映了运放内部差动输入级两个晶体管β的失配度,由于IB1 ,IB2 本身的数值已很小(微安级),因此它们的差值通常不是直接测量的,测试电路如图7-2所示,测试分两步进行
a、 闭合开关K1及K2,在低输入电阻下,测出输出电压U01 , 如前所述,这是由输入失调电压U0S 所引起的输出电压。
b、断开K1及K2,两个输入电阻RB接入,由于RB 阻值较大,流经它们的输入电流的差异,将变成输入电压的差异,因此,也会影响输出电压的大小,可见测出两个电阻RB接入时的输出电压U02 ,若从中扣除输入失调电压U0S 的影响,则输入失调电流I0S 为
一般,I0S 约为几十~几百nA(10-9A),高质量运放IOS低于1nA。
测试中应注意:a、将运放调零端开路。
b、两输入端电阻RB必须精确配对。
3)开环差模放大倍数Aud
集成运放在没有外部反馈时的直流差模放大倍数称为开环差模电压放大倍数,用Aud 表示。它定义为开环输出电压U0与两个差分输入端之间所加信号电压Uid 之比
按定义Aud 应是信号频率为零时的直流放大倍数,但为了测试方便,通常采用低频(几十赫芝以下)正弦交流信号进行测量。由于集成运放的开环电压放大倍数很高,难以直接进行测量,故一般采用闭环测量方法。 Aud的测试方法很多,现采用交、直流同时闭环的测试方法,如图7-3所示。
图7-3 Aud测试电路
被测运放一方面通过RF、R1、R2完成直流闭环,以抑制输出电压漂移,另一方面通过RF和RS实现交流闭环,外加信号uS经R1、R2分压,使uid 足够小,以保证运放工作在线性区,同相输入端电阻R3应与反相输入端电阻R2相匹配,以减小输入偏置电流的影响,电容C 为隔直电容。被测运放的开环电压放大倍数为
通常低增益运放Aud约为60~70db,中增益运放约为80db,高增益在100db以上,可达120~140db。
测试中应注意:a、测试前电路应首先消振及调零。
b、被测运放要工作在线性区。
c、输入信号频率应较低,一般用50~100HZ ,输出信号幅度应较小,且无明显失真。
4)共模抑制比CMRR
集成运放的差模电压放大倍数Ad与共模电压放大倍数AC之比称为共模抑制比
共模抑制比在应用中是一个很重要的参数,理想运放对输入的共模信号其输出为零,但在实际的集成运放中,其输出不可能没有共模信号的成分,输出端共模信号愈小,说明电路对称性愈好,也就是说运放对共模干扰信号的抑制能力愈强,即CMRR愈大。CMRR的测试电路如图7-4所示。
集成运放工作在闭环状态下的差模电压放大
您可能关注的文档
- 会易通—全流程化会议服务管理专家.doc
- 会展设计与品牌策划.ppt
- 会展调查与分析.ppt
- 绘本故事《小黑鱼》课件.ppt
- 惠州海洋经济的可持续发展战略 毕业论文.doc
- 活动策划笔试题.doc
- 活着的马克思,学习心得.doc
- 火车转弯课件.ppt
- 火锅店前厅规章制度.doc
- 货物运输预约保险单.doc
- 计及电动汽车移动储能动态电价的微电网优化调度研究及解决方案.pdf
- 浅谈电动汽车充电桩绝缘智能化自检装置的设计与应用 .pdf
- 浅谈电动汽车公共充电桩布局方案评价方法.pdf
- 浅谈基于弹性响应的电动汽车快充电价定价策略 汽车充电桩有序充电.pdf
- 浅谈光储充一体化社区的有序充电策略及解决方案.pdf
- 晚期肾透明细胞癌系统性治疗中国专家共识(2024版).pptx
- 中国膀胱癌保膀胱治疗多学科诊治协作共识(2022版).pptx
- 成人心血管外科手术体外循环患者血液管理指南.pptx
- 下尿路修复重建移植物应用规范中国专家共识.pptx
- 中国儿童急性非静脉曲张性上消化道出血诊治指南(2024).pptx
文档评论(0)