- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
计算机组成原理实验报告7
初:未知当前:XX-7-3主笔:Angel 实验报告 课程名称:实验项目:姓名:专业:班级:学号: 计算机组成原理寄存器的原理及操作 计算机科学与技术 计算机科学与技术学院 实验教学中心 XX年6月20日 初:未知当前:XX-7-3主笔:Angel版本:1 实验项目名称:寄存器的原理及操作 一、实验目的 1.了解模型机中A,W寄存器结构、工作原理及其控制方法。2.了解模型机中寄存器组R0..R3结构、工作原理及其控制方法。 3.了解模型机中地址寄存器MAR,堆栈寄存器ST,输出寄存器OUT寄存器结构、工作原理及其控制方法。 二、实验内容 1、A、W寄存器:利用COPXX实验仪上的K16..K23开关做为DBUS的数据,其它开关做为控制信号,将数据写入寄存器A,W。 2、R0、R1、R2、R3寄存器实验:利用COPXX实验仪上的K16..K23开关做为DBUS的数据,其它开关做为控制信号,对数据寄存器组R0..R3进行读写。 3、MAR、ST、OUT寄存器:利用COPXX实验仪上的K16..K23开关做为DBUS的数据,其它开关做为控制信号,将数据写入地址寄存器MAR,堆栈寄存器ST,输出寄存器OUT。 三、实验用设备仪器及材料 伟福COPXX系列计算机组成原理实验系统 四、实验原理及接线 实验1:A,W寄存器实验 实验2:R0,R1,R2,R3寄存器实验 实验3:MAR地址寄存器,ST堆栈寄存器,OUT输出寄存器 MAR为存储器地址寄存器,其功能是存储操作数在内存中的地址,信号MAREN的功能是将数据总线DBUS上数据MAR,信号MAROE的功能是将MAR的值送到地址总线ABUS上 ST堆栈寄存器的作用,是出现中断或子程序调用时,保存断点处PC的值,以便中断或子程序结束时,能继续执行原程序。图中,信号STEN的作用是将数据总线DBUS上数据存入堆栈寄存器ST中 五、实验操作步骤 实验1:A,W寄存器实验 将55H写入A寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入,置数据 55H 按住CLOCK脉冲键,CLOCK由高变低,这时寄存器A的黄色选择指示灯亮,表明选择A寄存器。放开CLOCK键,CLOCK由低变高,产生一个上升沿,数据55H被写入A寄存器。 将66H写入W寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入,置数据 66H 按住CLOCK脉冲键,CLOCK由高变低,这时寄存器W的黄色选择指示灯亮,表明选择W寄存器。放开CLOCK键,CLOCK由低变高,产生一个上升沿,数据66H被写入W寄存器。 实验2:R0,R1,R2,R3寄存器实验 将11H写入R0寄存器 二进制开关K23-K16用于DBUS[7:0]的数据输入,置数据 11H 置控制信号为: 按住CLOCK脉冲键,CLOCK由高变低,这时寄存器R0的黄色选择指示灯亮,表明选择R0寄存器。放开CLOCK键,CLOCK由低变高,产生一个上升沿,数据11H被 《计算机组成原理》 学生实验报告 学院:基础学院专业:信息管理 年级:XX学号: 学生姓名: 同组学生姓名: 实验课程名称:计算机组成原理实验名称:系统总线和具有基本输入输出功能的总线接口实验 指导教师: 实验时间: 实验地点:10栋218 XX年5月9日 一、实验目的与要求 1.理解总线的概念及其特征。 2.掌握控制总线的功能和应用。 二、实验设备 PC机一台,TD-CMA实验系统一套。 三、实验原理 由于存储器和输入、输出设备最终是要挂接到外部总线上,所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中,外部总线分为数据总线、地址总线和控制总线,分别为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接,同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位进行译码,系统的I/O地址译码原理如图4-1。由于使用A6、A7进行译码,I/O地址空间被分为四个区,如表4-1所示 1 为了实现对于MEM和外设的读写操作,还需要一个读写控制逻辑,使得CPU能控制MEM和I/O设备的读写,实验中的读写控制逻辑如图4-2所示,由于T3的参与,可以保证写脉宽与T3一致,T3由时序单元的TS3给出。IOM用来选择是对I/O设备还是对MEM进行读写操作,IOM=1时对I/O设备进行读写操作,IOM=0时对MEM进行读写操作。RD=1时为读,WR=1时为写。
您可能关注的文档
最近下载
- XX学校教育教学质量提升工作专题汇报范文.docx VIP
- 龙舌兰介绍_原创精品文档.pptx VIP
- 电力安全工作规程(配电部分)专题培训.pptx VIP
- 3.侵入性操作相关感染防控.pptx VIP
- 国家开放大学《管理英语4》边学边练Unit 1-4(答案全).docx VIP
- 2019年全国义务教育艺术国家质量检测美术试卷及答案.docx VIP
- 2024年银行考试-建设银行纪检监察条线考试近5年真题附答案.docx VIP
- 使用RationalTestRealTime分析C-C代码覆盖率及在Linux测试环境中的应用.pdf VIP
- 北交所发行上市审核动态(总第11期).pdf VIP
- 铝单板吊装施工方案.docx VIP
原创力文档


文档评论(0)