南华大学电气工程学院电子电路设计与仿真课件第12章 综合应用电路（9）.ppt

12.9 数字时钟的设计 12.9.1 数字时钟的电路结构 数字时钟是用数字集成电路构成的，用数码显示的一种现代化计数器，由振荡器、分频器、校时电路、计数器、译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器、译码器和显示器组成计时系统， 通过校时电路实现对时、分的校准。由于采用纯数字硬件设计制作，与传统机械表相比，它具有走时准确，显示直观，无机械传动装置等特点。其基本原理的逻辑框图如下图12.9.1所示： 由图中可看出，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。其中晶体振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。 秒信号送入计数器进行计数，把累计的结果以‘时’、‘分’、‘秒’的数字显示出来。‘时’显示由二十四进制计数器、译码器、显示器构成，‘分’、‘秒’显示分别由六十进制计数器、译码器、显示器构成。在本例中只介绍计数、译码及显示电路，振荡器、分频器读者可参照有关教材自行设计。 12.9.2 计数器电路的设计 根据图12.9.1数字电子钟的逻辑方框图可清楚知道，显示‘时’、‘分’、‘秒’需要六片中规模计数器。其中，‘秒’‘分’计时各为60进制计数器，‘时’位计时为24进制计数器，60进制计数器和24进制计数器都选用74LS90集成块来实现。实现的方法采用反馈清零法。 1. 60进制计数 “秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级 6进制计数器连接构成，如图12.9.2 所示，采用两片中规模集成电路 74LS90串接起来构成的“秒”、“分”计数器。 由上图可知，U1是十进制计数器，U1的QD作为十进制的进位信号，74LS90计数器是十进制异步计数器，用反馈归零方法实现十进制计数，U2和与非门组成六进制计数。74LS90是在CP信号的下降沿翻转计数，U2的QA和 QC相与0101的下降沿， 作为“分”（“时”）计数器的输入信号。U2的输出0110高电平1分别送到计数器的RO1、RO2端清零，74LS90内部的RO1和RO2与非后清零而使计数器归零，完成六进制计数。由此可见U1和U2串联实现了六十进制计数。 六十进制计数器子电路的创建。其具体的操是： （1）在Multisin平台上按住鼠标左键，拉出一个长方形，把用来组成子电路的那一部分全部选定。 （2）启动Place菜单中的Replace by Subcircuit，打开如图12.9.3所示的对话框 在其编辑栏内输入子电路名称，如60C，点击OK即得到如图12.9.4所示的子电路。 3. 24进制计数器 时计数电路是由U1和U2组成的24进制计数电路，如图12.9.5 所示： 由图可看出，当“时”个位U2计数输入端U2来到第10个触发信号时，U2计数器复零，进位端QD向U1“时”十位计数器输出进位信号，当第24个“时”（来自“分”计数器输出的进位信号）脉冲到达时U2计数器的状态为“0100”，U1计数器的状态为“0010”， 此时“时”个位计数器的QC，和“时”十位计数器的QB输出为“1”。把它们分别送到U1和U2计数器的清零端R0（1）和R0（2），通过7490内部的R0（1）和R0（2）与非后清零，计数器复零，完成24进制计数。子电路的创建方法与60进制计数器子电路的创建方法相同，其电路如图12.9.6所示。 12.9.3 显示器 用七段发光二极管来显示泽码器输出的数字，显示器有两种：共阳极或共阴极显示器。74LS48译码器对应的显示器是共阴（接地）显示器。在本设计中采用的是解码七段排列显示器。 12.9.4 数字钟系统的组成 利用60进制和24进制递增计数器子电路构成的数字钟系统如图12.9.7 所示： 从上图可知，在数字钟电路中，由两个60进制同步递增计数器完成秒、分计数，由24进制同步递增计数器实现小时计数。秒、分、时计数器之间采用同步级连方式。开关K1控制小时的24进制方式选择，开K2控制分的60进制方式选择。敲击A和B键，可控制开关K1和K2将秒脉冲直接引入时、分计数器，实现校时。 * * 图12.9.1 数字电子钟的逻辑框图 图12.9.2 60进制同步递增计数器 图12.9.3 Subcircuit Name对话框 连接点参看图12.9.7 图12.9.4 60进制同步递增计数器子电路 图12.9.5 24进制同步递增计数器 连接点参看图12.9.7 图12.9.5 24进制同步递增计数器子电路 图 12.9.7 数字钟电路